完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12776個(gè) 瀏覽:628708次 帖子:7979個(gè)
智多晶EDA工具HqFpga(簡稱HQ),是自主研發(fā)的一款系統(tǒng)級(jí)的設(shè)計(jì)套件,集成了Hqui主界面、工程界面、以及內(nèi)嵌的HqInsight調(diào)試工具、IP ...
在FPGA設(shè)計(jì)中集成事件斷點(diǎn)的實(shí)現(xiàn)過程
如果對(duì)處于全速(at-speed)運(yùn)行下的FPGA調(diào)試,工程師在現(xiàn)有通用“能力技術(shù)”基礎(chǔ)上,再增加“硬件斷點(diǎn)”功能,那么對(duì)高速運(yùn)行FPGA,也就擁有像調(diào)...
【PCIE737】青翼凌云科技基于全高PCIe x8總線的KU115 FPGA高性能硬件加速卡
PCIE737是一款基于PCIE總線架構(gòu)的KU115 FPGA的12路光纖通道處理平臺(tái),該板卡具有1個(gè)PCIe Gen3x8主機(jī)接口、3個(gè)QSFP+ ...
FPGA和GPU加速的視覺SLAM系統(tǒng)中特征檢測器研究
特征檢測是SLAM系統(tǒng)中常見但耗時(shí)的模塊,隨著SLAM技術(shù)日益廣泛應(yīng)用于無人機(jī)等功耗受限平臺(tái),其效率優(yōu)化尤為重要。本文首次針對(duì)視覺SLAM流程開展硬件加...
FPGA可以通過除號(hào)直接實(shí)現(xiàn)除法,但是當(dāng)除數(shù)或被除數(shù)位寬較大時(shí),計(jì)算會(huì)變得緩慢,導(dǎo)致時(shí)序約束不能通過。此時(shí)可以通過在除法IP中加入流水線來提高最大時(shí)鐘頻...
2025-10-28 標(biāo)簽:FPGA計(jì)數(shù)器除法器 1.6k 0
基于FPGA開發(fā)板DE10-Standard和T-Core的串口通信設(shè)計(jì)
本文適用于DE10-Standard、T-Core、DE1-SOC以及DE10-Nano等有GPIO引腳外擴(kuò)的FPGA開發(fā)板。
京微齊力新版福晞軟件工具全面優(yōu)化FPGA設(shè)計(jì)環(huán)境
FPGA 設(shè)計(jì)開發(fā)過程中,軟件是工程師必不可少的工具,好的軟件開發(fā)環(huán)境可以簡化設(shè)計(jì)者的設(shè)計(jì)流程,縮短開發(fā)時(shí)間,提升整體設(shè)計(jì)效率。
如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測試
本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)...
NDK有源晶振與FPGA的協(xié)同設(shè)計(jì)
NDK日本電波NP3225SAD有源晶振為FPGA主時(shí)鐘提供100~156.25MHz高頻穩(wěn)定信號(hào),其±20ppm頻率穩(wěn)定性、-150dBc/Hz低相位...
FPGA原型驗(yàn)證實(shí)戰(zhàn):如何應(yīng)對(duì)外設(shè)連接問題
在芯片設(shè)計(jì)驗(yàn)證中,我們常常面臨一些外設(shè)連接問題:速度不匹配,或者硬件不支持。例如運(yùn)行在硬件仿真器或FPGA原型平臺(tái)上的設(shè)計(jì),其時(shí)鐘頻率通常只有幾十MHz...
2025-10-22 標(biāo)簽:FPGA芯片設(shè)計(jì)PCIe 158 0
【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)
VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號(hào)處理平臺(tái),該平臺(tái)采用一片 Xilinx...
基于FPGA開發(fā)板TSP的串口通信設(shè)計(jì)
本文詳細(xì)介紹基于Terasic FPGA開發(fā)板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。系統(tǒng)...
基于FPGA開發(fā)板DE23-Lite的串口通信設(shè)計(jì)
DE23-Lite開發(fā)板提供了一個(gè)UART通信接口(物理接口是下圖的Type C接口),用戶能夠通過主機(jī)與Agilex 3 FPGA進(jìn)行串口通信。
如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理
在游戲、影視和顯示領(lǐng)域,4K 已經(jīng)成為標(biāo)配。而今天,我們就來聊聊——如何用 FPGA 實(shí)現(xiàn) 4K 視頻的輸入輸出與處理。
FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用
自中高端FPGA技術(shù)成熟以來,F(xiàn)PGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無線通信、圖像處理、工業(yè)控制、儀器測量等。
本質(zhì)上就是對(duì)數(shù)據(jù)進(jìn)行多級(jí)寄存器緩存,延遲時(shí)間以clk的一個(gè)周期為單位,消耗的就是寄存器。比較適合延遲固定周期以及延遲周期比較短的情況。
2025-10-15 標(biāo)簽:FPGA寄存器計(jì)數(shù)器 265 0
在 FPGA 中測試 DDR 帶寬時(shí),帶寬無法跑滿是常見問題。下面我將從架構(gòu)、時(shí)序、訪問模式、工具限制等多個(gè)維度,系統(tǒng)梳理導(dǎo)致 DDR 帶寬跑不滿的常見...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |