亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用

FPGA技術(shù)江湖 ? 來源:FPGA算法工程師 ? 2025-10-15 10:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

以下文章來源于FPGA算法工程師,作者18線工程師

自中高端FPGA技術(shù)成熟以來,F(xiàn)PGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無線通信、圖像處理、工業(yè)控制、儀器測量等。

在ZYNQ系列尚未推出以前,F(xiàn)PGA+DSP器件是眾多工業(yè)領(lǐng)域應(yīng)用的典型搭配。

例如某司采用K7325T+6678的組合,推出應(yīng)用于無線通信、雷達(dá)處理和圖像處理等領(lǐng)域的板卡。中低端的K7325T可以實(shí)現(xiàn)信號(hào)的采集和處理,DSP 6678則通過SRIO與FPGA實(shí)現(xiàn)連接傳輸,可做上層處理和應(yīng)用。

a9ba9756-a89f-11f0-8c8f-92fbcf53809c.png

但從靈活性和應(yīng)用場景看,無法實(shí)現(xiàn)操作系統(tǒng)的應(yīng)用,限制了FPGA+DSP架構(gòu)的進(jìn)一步推廣。

此外,一種分立式的FPGA+CPU架構(gòu)可實(shí)現(xiàn)硬件邏輯和軟件應(yīng)用開發(fā),通??梢酝ㄟ^PCIE和Ethernet接口實(shí)現(xiàn)交互傳輸。

隨著業(yè)務(wù)場景的需求日益豐富,對人機(jī)交互、網(wǎng)管維護(hù)等高層應(yīng)用不可或缺。以FPGA+ARM/CPU等架構(gòu)的SOC成為了近10年主要應(yīng)用平臺(tái)。

例如,Xilinx推出的ZYNQ系列,成為行業(yè)里最為廣泛推薦應(yīng)用的明星產(chǎn)品。以PS+PL的系統(tǒng)開發(fā)和邏輯開發(fā),極大方便了軟硬件開發(fā)工程師在一塊芯片實(shí)現(xiàn)系統(tǒng)功能,極大提高了系統(tǒng)集成度和可操作性。

aa27ed10-a89f-11f0-8c8f-92fbcf53809c.png

在一塊SoC上,即可實(shí)現(xiàn)系統(tǒng)處理、高速邏輯、高低速接口傳輸、數(shù)據(jù)存儲(chǔ)、Web操作界面等。

aa9affc6-a89f-11f0-8c8f-92fbcf53809c.png

處理器可以被看作是硬件系統(tǒng)的中央單元,ZYNQ部分包含豐富的外設(shè)和處理器,可以實(shí)現(xiàn)系統(tǒng)版本加載和控制。

PL側(cè)則是純邏輯FPGA開發(fā),PS-PL之間可以通過GPIO、AXI-Lite、AXI-Stream等接口實(shí)現(xiàn)交互傳輸。

aaf3581a-a89f-11f0-8c8f-92fbcf53809c.png

PS-PL之間通過豐富的接口實(shí)現(xiàn)互聯(lián),PS可實(shí)現(xiàn)系統(tǒng)啟動(dòng)、軟件處理和板級驅(qū)動(dòng)支持;PL則可實(shí)現(xiàn)并行高速處理、接口傳輸、存儲(chǔ)、溫度監(jiān)測等。

ab5ffa24-a89f-11f0-8c8f-92fbcf53809c.png

abbbdf6a-a89f-11f0-8c8f-92fbcf53809c.png

APU主要是由兩個(gè)ARM處理核組成的,每個(gè)都關(guān)聯(lián)了一些可計(jì)算的單元:一個(gè)NEONTM媒體處理引擎(Media Processing Engine,MPE)和浮點(diǎn)單元(Floating Point Unit,F(xiàn)PU);一個(gè)內(nèi)存管理單元(Memory Management Unit,MMU);和一個(gè)一級cache存儲(chǔ)器(分為指令和數(shù)據(jù)兩個(gè)部分)。APU里還有一個(gè)二級cache存儲(chǔ)器,再往下還有片上存儲(chǔ)器(On Chip Memory,OCM)。最后,由一個(gè)一致性控制單元(Snoop Control Unit,SCU)在ARM核和二級cache及OCM存儲(chǔ)器之間形成了橋連接,這個(gè)單元還部分負(fù)責(zé)與PL對接,圖中沒有標(biāo)出這個(gè)接口。

ac259afe-a89f-11f0-8c8f-92fbcf53809c.png

在產(chǎn)品研制中,一個(gè)由若干人員組成的團(tuán)隊(duì),通過分工合作,實(shí)現(xiàn)產(chǎn)品從需求到交付客戶的全流程。

ac7ddfb6-a89f-11f0-8c8f-92fbcf53809c.png

項(xiàng)目經(jīng)理提取需求,并通過項(xiàng)目管理進(jìn)行需求分解,并制訂產(chǎn)品計(jì)劃。系統(tǒng)工程師則制訂系統(tǒng)規(guī)范,把控系統(tǒng)設(shè)計(jì)重要事項(xiàng),系統(tǒng)架構(gòu)師完成系統(tǒng)架構(gòu)設(shè)計(jì),軟件架構(gòu)、硬件架構(gòu)和邏輯架構(gòu)的設(shè)計(jì)是產(chǎn)品能否成功的關(guān)鍵。開發(fā)工程師根據(jù)開發(fā)需求,負(fù)責(zé)各自領(lǐng)域的功能開發(fā)和驗(yàn)證,包括算法仿真、自測試和數(shù)據(jù)分析等。每個(gè)產(chǎn)品版本的集成涉及軟件和邏輯bit,各領(lǐng)域集成打包合成一個(gè)完整的版本。

產(chǎn)品測試通常由測試工程師負(fù)責(zé)完成,IC設(shè)計(jì)中則由驗(yàn)證工程師負(fù)責(zé)完成。測試通常根據(jù)產(chǎn)品復(fù)雜度,可能分為單元測試、集成測試和系統(tǒng)測試等。

此外,版本輸出和開發(fā)過程中,質(zhì)量管理則為保障產(chǎn)品質(zhì)量設(shè)立紅線,通過一系列管理措施,并與研發(fā)配合,完成產(chǎn)品質(zhì)量跟蹤。

總結(jié)來說,ZYNQ的設(shè)計(jì)流程如下圖所示,PS側(cè)負(fù)責(zé)軟件開發(fā),PL側(cè)負(fù)責(zé)邏輯開發(fā),左后進(jìn)行聯(lián)調(diào)。

acead13e-a89f-11f0-8c8f-92fbcf53809c.png

FPGA天生適合實(shí)現(xiàn)高速并行計(jì)算,因此承擔(dān)了系統(tǒng)中計(jì)算量大、并行度高的部分,例如無線通信的基帶和中射頻,以及數(shù)據(jù)鏈路層等。

PS側(cè)的處理器帶操作系統(tǒng),可是實(shí)現(xiàn)上層軟件應(yīng)用,運(yùn)行軟件協(xié)議等。

BSP則在軟件和硬件之間搭建起傳輸通道,實(shí)現(xiàn)軟硬件驅(qū)動(dòng)和數(shù)據(jù)傳輸。

ad4608ce-a89f-11f0-8c8f-92fbcf53809c.png

ZYNQ具備的SoC屬性,使其能夠滿足大部分場景下的高性能計(jì)算和應(yīng)用。

adb27e28-a89f-11f0-8c8f-92fbcf53809c.png

典型應(yīng)用場景包括:無線通信、智能網(wǎng)絡(luò)系統(tǒng)基于圖像視頻處理等。

例如,使用動(dòng)態(tài)部分重構(gòu)技術(shù),實(shí)現(xiàn)軟件無線電系統(tǒng),可快速從更換波形。

ae0e5ea0-a89f-11f0-8c8f-92fbcf53809c.png

在汽車領(lǐng)域,可用于顯示控制和道路識(shí)別。

在地面移動(dòng)無線通信、衛(wèi)星通信以及網(wǎng)絡(luò)交換機(jī)等中,廣泛應(yīng)用ZYNQ器件。FPGA是對基于包交換的無線和有線通信進(jìn)行計(jì)算密集型處理的平臺(tái)。這個(gè)領(lǐng)域很多樣化,包括地面和衛(wèi)星傳輸?shù)氖瞻l(fā)信機(jī)、移動(dòng)通信骨干網(wǎng)絡(luò)、有線網(wǎng)絡(luò)設(shè)備、聲納、全球定位系統(tǒng)(Global Positioning System, GPS)和許多其他的通信系統(tǒng)。例如Starlink、Oneweb、國網(wǎng)、千帆等巨型星座低軌衛(wèi)星通信系統(tǒng),廣泛采用FPGA進(jìn)行系統(tǒng)設(shè)計(jì)。

此外,在防務(wù)安全和航空航天領(lǐng)域,F(xiàn)PGA+ARM/CPU/GPU等實(shí)現(xiàn)數(shù)據(jù)鏈、星地通信或星間鏈路傳輸。防務(wù)系統(tǒng)包括各種通信、圖像處理、航空、導(dǎo)航和運(yùn)輸系統(tǒng),以及和武器相關(guān)的技術(shù)。軍用電路通常需要比民用應(yīng)用更高的穩(wěn)固性,以及更大的溫度范圍和安全特性。民用航空應(yīng)用包括導(dǎo)航和機(jī)上飛行系統(tǒng)、衛(wèi)星和地面通信以及雷達(dá)系統(tǒng)。

在工業(yè)控制、機(jī)器人、儀器等應(yīng)用領(lǐng)域,F(xiàn)PGA+ARM/CPU/GPU發(fā)揮著重要作用。從制造和加工到高能物理實(shí)驗(yàn)的工業(yè)和科學(xué)處理,都需要精密的控制和儀器。FPGA和Zynq芯片是非常合適的平臺(tái),因?yàn)榻柚赑L的能力,它們能快速、實(shí)時(shí)地同時(shí)處理多個(gè)傳感器的輸入并操作多個(gè)動(dòng)作器的輸出。Zynq在系統(tǒng)集成和操作的靈活性上還有更大的潛力。比如,可以監(jiān)視一個(gè)控制環(huán)的性能,如果有必要就可以改變它的配置轉(zhuǎn)用軟件控制。如果需要,PS還可以支持實(shí)時(shí)操作系統(tǒng)及(或)GUI(圖形用戶界面)。此外,ZYNQ用于信號(hào)源、示波器、頻譜儀、矢量網(wǎng)絡(luò)分析儀、信道模擬器等儀器設(shè)備。

圖像視頻處理是ZYNQ的另一個(gè)重要的應(yīng)用領(lǐng)域,通過衛(wèi)星遙感/SAR雷達(dá)/光學(xué)、數(shù)據(jù)鏈、自組網(wǎng)等實(shí)現(xiàn)戰(zhàn)場態(tài)勢感知。醫(yī)學(xué)領(lǐng)域的醫(yī)療設(shè)備(CT機(jī)/內(nèi)窺鏡等)、機(jī)器人輔助醫(yī)療等。包括家用和專業(yè)用的攝像頭、視頻壓縮和存儲(chǔ)系統(tǒng)、廣播設(shè)備、顯示技術(shù)、工業(yè)過程監(jiān)視、保安和監(jiān)控、以及許多其他應(yīng)用。視頻應(yīng)用既需要對大量像素點(diǎn)數(shù)據(jù)的確定處理,也需要從圖像中提取數(shù)據(jù)的軟件算法(正好相應(yīng)地適合PL和PS)。

目前,國內(nèi)的FPGA廠商正在推進(jìn)“國產(chǎn)ZYNQ”SoC器件設(shè)計(jì)研發(fā),部分廠家已經(jīng)流片測試驗(yàn)證中,預(yù)計(jì)今年下半年至明年上半年上市。

高端器件如RFSoC、ACAP等作為ZYNQ的升級版,在5G通信、數(shù)據(jù)中心等領(lǐng)域使用,國產(chǎn)同類型器件則相對缺乏,處于追趕或另辟蹊徑的狀態(tài)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    559

    文章

    8193

    瀏覽量

    363194
  • FPGA
    +關(guān)注

    關(guān)注

    1652

    文章

    22238

    瀏覽量

    628709
  • 無線通信
    +關(guān)注

    關(guān)注

    58

    文章

    4833

    瀏覽量

    146373
  • 雷達(dá)
    +關(guān)注

    關(guān)注

    51

    文章

    3234

    瀏覽量

    122500
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    624

    瀏覽量

    49112

原文標(biāo)題:FPGA+DSP/ARM架構(gòu)開發(fā)與應(yīng)用

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA+DSP架構(gòu)視頻處理系統(tǒng)設(shè)計(jì)

    DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性、適合于模塊化設(shè)計(jì),從而能夠提高算法效率,同時(shí)其開發(fā)周期短、系統(tǒng)易于維護(hù)和升級,適合于實(shí)時(shí)視頻圖像處理。
    發(fā)表于 02-03 15:20 ?1571次閱讀
    基于<b class='flag-5'>FPGA+DSP</b><b class='flag-5'>架構(gòu)</b>視頻處理系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
    發(fā)表于 06-27 17:23

    《CPLD_FPGA開發(fā)與應(yīng)用

    《CPLD_FPGA開發(fā)與應(yīng)用
    發(fā)表于 08-17 09:47

    FPGA+DSP;FPGA+ARM硬件設(shè)計(jì)

    本人剛?cè)腴TFPGA,不知道如何實(shí)現(xiàn)FPGA+DSPFPGA+ARM接口設(shè)計(jì),網(wǎng)上查詢有的說FPGA+DSP可以通過EMIF,IP核實(shí)現(xiàn),FPGA+
    發(fā)表于 08-27 11:30

    找個(gè)FPGA+DSP開發(fā)伙伴。

    我想用FPGA+DSP做個(gè)聲相儀,有感興趣的小伙伴嗎?一起開發(fā),在上海最好啦。先做原型機(jī)出來,然后再考慮產(chǎn)品化。私聊:QQ 4010087
    發(fā)表于 04-25 14:53

    怎樣去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的?

    雖說FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),但有什么方法去證明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)是存在的呢?
    發(fā)表于 04-08 06:54

    基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?

    圖像數(shù)據(jù)處理的工作原理是什么?基于FPGA+DSP的圖像處理系統(tǒng)待如何去設(shè)計(jì)?
    發(fā)表于 06-02 06:54

    FPGA+DSP的紅外圖像數(shù)據(jù)采集與顯示

    摘要:在FPGA+DSP構(gòu)建的便件平臺(tái)上,以鏈路口(LINKPORT)通信協(xié)議為根據(jù),實(shí)現(xiàn)紅外圖像數(shù)據(jù)采集與顯示。重點(diǎn)描述紅外圖像數(shù)據(jù)采集與經(jīng)過LINKPORT傳入DSP,圖像壓縮與經(jīng)過LINKPORT傳出DSP以及圖像數(shù)據(jù)緩存
    發(fā)表于 03-01 00:11 ?88次下載

    基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP實(shí)時(shí)圖像采集處理系統(tǒng)設(shè)計(jì)
    發(fā)表于 01-03 11:41 ?9次下載

    基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)

    本文主要介紹了一種基于FPGA+DSP的視頻控制的智能交通燈設(shè)計(jì)。該交通燈由視頻采集、圖像處理和控制模塊組成,使用FPGA核心搭建專用高速視頻采集模塊,使用DSP處理器進(jìn)行實(shí)時(shí)圖像運(yùn)算,通過圖像算法提取車流量信息,最終結(jié)合模糊算
    發(fā)表于 01-09 14:15 ?2561次閱讀
    基于<b class='flag-5'>FPGA+DSP</b>的視頻控制的智能交通燈設(shè)計(jì)

    FPGA+DSP結(jié)構(gòu)的雷達(dá)導(dǎo)引頭信號(hào)處理系統(tǒng)中FPGA的問題解決方案

    FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn),兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
    的頭像 發(fā)表于 01-08 08:36 ?3536次閱讀
    在<b class='flag-5'>FPGA+DSP</b>結(jié)構(gòu)的雷達(dá)導(dǎo)引頭信號(hào)處理系統(tǒng)中<b class='flag-5'>FPGA</b>的問題解決方案

    基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)(開關(guān)電源技術(shù)發(fā)展綜述)-該文檔為基于FPGA+DSP的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)講解文檔,是一份不錯(cuò)的參考資料,感興趣的可以下載看看,,,,,,,,,,,,,,,,,
    發(fā)表于 09-24 11:32 ?36次下載
    基于<b class='flag-5'>FPGA+DSP</b>的高精度數(shù)字電源數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
    發(fā)表于 12-27 18:58 ?21次下載
    基于<b class='flag-5'>FPGA+DSP</b>彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)

    基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《基于FPGA+DSP模式的智能相機(jī)設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 10-08 10:37 ?3次下載
    基于<b class='flag-5'>FPGA+DSP</b>模式的智能相機(jī)設(shè)計(jì)

    中科億海微SoM模組——FPGA+DSP核心板

    FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國產(chǎn)DSP開發(fā)的高性能核心板卡。對外接口采取郵票孔連接方式,可以極大提高信號(hào)傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡
    的頭像 發(fā)表于 06-20 14:12 ?712次閱讀
    中科億海微SoM模組——<b class='flag-5'>FPGA+DSP</b>核心板