這款符合 JEDEC SSTE32882 標準的 28 位 1:2 或 26 位 1:2 和 4 位 1:1 寄存時鐘驅(qū)動器,具有奇偶校驗功能,設(shè)計用于在 VDD1.5 V 和 DDR3L 寄存器 DIMM 上 VDD1.35 伏。
所有輸入均兼容 1.5 V 和 1.35 V CMOS。所有輸出都是經(jīng)過優(yōu)化的 CMOS 驅(qū)動器,可在 DDR3 RDIMM 應(yīng)用中驅(qū)動端接走線上的 DRAM 信號。時鐘輸出 Yn 和 Yn 以及控制網(wǎng)絡(luò)輸出 DxCKEn、DxCSn 和 DxODTn 可以以不同的強度和偏斜驅(qū)動,以優(yōu)化信號完整性、補償不同的負載并均衡信號傳輸速度。
*附件:sn74ssqea32882.pdf
該SN74SSQEA32882具有與四芯片選擇使能 (QCSEN) 輸入相關(guān)的兩種基本作模式。當QCSEN輸入引腳開路(或拉高)時,該元件有兩個芯片選擇輸入DCS0和DCS1,以及每個芯片選擇輸出的兩個拷貝,QACS0、QACS1、QBCS0和QBCS1。這是“禁用 QuadCS”模式。當QCSEN輸入引腳拉低時,該元件有四個芯片選擇輸入DCS[3:0]和四個芯片選擇輸出QCS[3:0]。這是“啟用 QuadCS”模式。在本規(guī)范的其余部分,DCS[n:0]將指示所有芯片選擇輸入,其中n=1表示禁用QuadCS,n=3表示啟用QuadCS。QxCS[n:0] 將指示所有芯片選擇輸出。
該器件還支持將單個器件安裝在 DIMM 背面的模式。如果MIRROR=HIGH,則在這種情況下,輸入總線終端(IBT)必須對所有輸入信號保持啟用狀態(tài)。
SN74SSQEA32882采用差分時鐘(CK和CK)工作。數(shù)據(jù)記錄在 CK 變高和 CK 變低的交叉點處。該數(shù)據(jù)可以重新驅(qū)動到輸出端,也可用于訪問設(shè)備內(nèi)部控制寄存器。
輸入總線數(shù)據(jù)完整性由奇偶校驗功能保護。將所有地址和命令輸入信號相加,并將總和的最后一位與系統(tǒng)在一個時鐘周期后PAR_IN輸入端提供的奇偶校驗信號進行比較。如果它們不匹配,器件將拉開漏輸出 ERROUT LOW。控制信號(DCKE0、DCKE1、DODT0、DODT1、DCS[n:0])不屬于此計算的一部分。
該SN74SSQEA32882實現(xiàn)了不同的省電機制,以減少熱功耗并支持系統(tǒng)斷電狀態(tài)。通過禁用未使用的輸出,功耗進一步降低。
該封裝經(jīng)過優(yōu)化,可支持高密度 DIMM。通過將輸入和輸出位置對齊 DIMM 手指信號排序和 SDRAM 球出,該器件可以對 DIMM 走線進行去擾亂,從而實現(xiàn)低串擾設(shè)計和低互連延遲。
邊沿控制輸出可減少振鈴并改善SDRAM輸入端的信號眼圖開度。
特性
- 符合 JEDEC SSTE32882標準
- 1 對 2 寄存器輸出和 1 對 4 時鐘對輸出支持
堆疊式 DDR3 RDIMM - CKE 掉電模式可優(yōu)化系統(tǒng)功耗
- 1.5V/1.35V鎖相環(huán)時鐘驅(qū)動器,用于緩沖一個
差分時鐘對(CK和CK)并分配
到四個差分輸出 - 1.5V/1.35V CMOS輸入
- 檢查命令和地址(CS 門控)數(shù)據(jù)輸入的奇偶校驗
- 可配置的驅(qū)動器強度
- 使用內(nèi)部反饋回路
- 應(yīng)用
- DDR3 寄存器 DIMM,最高可達 DDR3-1600
- DDR3L 寄存器 DIMM,最高可達 DDR3L-1333
- 單列、雙列和四列 RDIMM
參數(shù)

?1. 產(chǎn)品概述?
SN74SSQEA32882 是一款符合 JEDEC SSTE32882 標準的 28 位至 56 位注冊緩沖器,集成地址奇偶校驗功能和 1:4 差分時鐘 PLL 驅(qū)動器,專為 DDR3/DDR3L 寄存式 DIMM(RDIMM)設(shè)計。
- ?工作電壓?:支持 DDR3(1.5V)和 DDR3L(1.35V)。
- ?核心功能?:
- 1:2 寄存器輸出和 1:4 時鐘對輸出,支持堆疊式 DDR3 RDIMM。
- 奇偶校驗保護命令和地址輸入數(shù)據(jù)。
- 可配置驅(qū)動強度和時鐘相位調(diào)整。
?2. 關(guān)鍵特性?
- ?低功耗設(shè)計?:支持 CKE 省電模式,可禁用未使用的輸出以降低功耗。
- ?時鐘驅(qū)動?:通過內(nèi)部 PLL 緩沖 1 對差分時鐘(CK/CK)并分配至 4 對差分輸出。
- ?模式配置?:
- ?QuadCS 模式?:通過 QCSEN 引腳選擇 2 或 4 個片選信號(DCS/QCS)。
- ?鏡像模式?:支持背對背安裝(MIRROR=HIGH)。
?3. 應(yīng)用場景?
- DDR3 RDIMM(最高 DDR3-1600)和 DDR3L RDIMM(最高 DDR3L-1333)。
- 單/雙/四列 RDIMM 模塊。
?4. 封裝與引腳?
- ?封裝?:176 球 BGA(8mm×13.5mm,0.65mm 球間距),優(yōu)化高密度 DIMM 布局。
- ?引腳配置?:
- 支持前/后配置(通過 MIRROR 引腳選擇)。
- 保留引腳(如 A9、W7)需懸空或焊盤預(yù)留。
?5. 電氣特性?
- ?絕對最大額定值?:
- 電源電壓:-0.4V 至 +1.975V。
- 工作溫度:依速度等級不同(DDR3-800 至 DDR3-1600)為 +103°C 至 +109°C。
?6. 附加信息?
-
CMOS
+關(guān)注
關(guān)注
58文章
6111瀏覽量
241263 -
驅(qū)動器
+關(guān)注
關(guān)注
54文章
8983瀏覽量
152821 -
DRAM
+關(guān)注
關(guān)注
40文章
2365瀏覽量
187652 -
信號完整性
+關(guān)注
關(guān)注
68文章
1470瀏覽量
97662 -
時鐘輸出
+關(guān)注
關(guān)注
0文章
11瀏覽量
5808
發(fā)布評論請先 登錄
ARM芯片為什么能夠直連SN74LVC1G17?
SN74HC244和SN74LV244數(shù)據(jù)速率如何通過Datasheet參數(shù)計算?
請問SN74LV165A和SN74LV4040A芯片VQFN封裝的Thermal pad是否需要接地?
SN74CBTD3306能用于2.5V-3.3V雙向電平轉(zhuǎn)換嗎?
SN74AHCT245DW芯片問題
SN74V215,SN74V225,SN74V235,SN7
SN74V263,SN74V273,SN74V283,SN7
SN74V3640,SN74V3650,SN74V3660,
SN74SSQE32882寄存器緩沖器數(shù)據(jù)表
SSQEA32882差分時鐘PLL驅(qū)動器數(shù)據(jù)表
SN74SSQEB32882時鐘PLL驅(qū)動器數(shù)據(jù)表
?SN74SSQEC32882 芯片技術(shù)文檔總結(jié)
?SN74SSQEB32882 芯片技術(shù)文檔摘要

?SN74SSQEA32882 芯片技術(shù)文檔摘要
評論