隨著上世紀(jì)六十年代快速傅里葉變換（FFT）的提出以及無限沖激響應(yīng)（IIR）和有限沖激響應(yīng)（FIR）濾波器設(shè)計(jì)的完善，數(shù)字信號處理技術(shù)的需求開始快速增長。這一時(shí)期，音頻、圖像、通信等領(lǐng)域的需求顯著增加，推動了數(shù)字信號處理器（DSP）的開發(fā)與應(yīng)用。

在音頻領(lǐng)域，Audio DSP技術(shù)得到了快速發(fā)展，通過創(chuàng)新的音頻算法設(shè)計(jì)，顯著提升了系統(tǒng)音效質(zhì)量。隨著人工智能技術(shù)的突破性進(jìn)展和神經(jīng)處理單元（NPU）的興起，未來音頻處理技術(shù)將朝著DSP與NPU相結(jié)合的方向發(fā)展，為音頻處理的智能化發(fā)展提供了新的方向。

數(shù)模龍頭艾為電子推出的艾為飛天DSP，正是面向現(xiàn)代音頻處理需求而生的高性能解決方案?！帮w天”一詞凝聚了東方的美學(xué)與想象，源于神話中飛翔的“東方女神”形象，“飛”寓意著突破聲音物理局限的音效躍遷； “天”寓意著抵達(dá)音質(zhì)純凈的至高境界，“飛天” 之名與 “神仙算法SKTune” 形成呼應(yīng)，承載著傳統(tǒng)文化、東方浪漫與技術(shù)突破的意象。

本系列將從以下幾個方面來闡述DSP的技術(shù)演進(jìn)以及艾為飛天DSP相應(yīng)的產(chǎn)品的演進(jìn)：

DSP技術(shù)演進(jìn)與設(shè)計(jì)

艾為飛天DSP產(chǎn)品的演進(jìn)

艾為飛天DSP特色算法介紹

DSP技術(shù)演進(jìn)與設(shè)計(jì)

近年來，DSP（數(shù)字信號處理器）在架構(gòu)設(shè)計(jì)、指令運(yùn)行、制程工藝以及算法適配等維度不斷演進(jìn)，通過技術(shù)創(chuàng)新和優(yōu)化設(shè)計(jì)，不僅顯著提升了DSP的性能表現(xiàn)，還有效降低了其功耗需求。

01 DSP的架構(gòu)

DSP架構(gòu)是數(shù)字信號處理系統(tǒng)的核心，其設(shè)計(jì)直接影響信號處理的效率以及系統(tǒng)的整體性能。

馮諾依曼架構(gòu)

圖1 馮諾依曼結(jié)構(gòu)

馮諾依曼架構(gòu)是現(xiàn)代計(jì)算機(jī)的基礎(chǔ)。目前的計(jì)算機(jī)的CPU的架構(gòu)幾乎都來源于馮諾依曼架構(gòu)。馮諾依曼架構(gòu)定義了CPU與存儲的基本關(guān)系。CPU之間通過總線進(jìn)行數(shù)據(jù)傳輸，可以傳輸指令也可以傳輸數(shù)據(jù)。而指令和數(shù)據(jù)在同一個存儲區(qū)中，使用一個總線來進(jìn)行傳輸。在進(jìn)行數(shù)據(jù)處理過程中，馮諾依曼架構(gòu)的數(shù)據(jù)和指令在同一個總線上處理，其中兩個傳輸?shù)膬?nèi)容必須串行處理，所以計(jì)算機(jī)的基本操作取指和取數(shù)據(jù)不能同時(shí)操作。指令的幾個基本操作參考圖1。

哈弗架構(gòu)

圖2 哈弗結(jié)構(gòu)

哈弗結(jié)構(gòu)，將數(shù)據(jù)和指令使用不同的總線進(jìn)行傳輸，取指和譯碼操作可以進(jìn)行并行處理。當(dāng)在進(jìn)行指令1的譯碼時(shí)，指令2的取指可以同時(shí)進(jìn)行，這個是因?yàn)閿?shù)據(jù)傳輸在兩條不同的總線上，這兩個操作可以并行操作，這樣大大提升處理器的性能。DSP幾乎都是采用哈弗架構(gòu)的處理器。

02 SIMD介紹

隨著技術(shù)的發(fā)展和對于計(jì)算的更高的訴求，DSP計(jì)算需要從寬帶化，向量化等方面演進(jìn)。指令方面也逐步從單指令單數(shù)據(jù)(SISD)逐步轉(zhuǎn)化為單指令多數(shù)據(jù)處理的方式(SIMD)。下面來看以下這種幾種技術(shù)的區(qū)別。SIMD(Single Instruction Multiple Data)的技術(shù)在各個DSP或者CPU上進(jìn)行演進(jìn)和發(fā)展:

圖3 SISD(Single Instruction Single Data)與SIMD的邏輯圖示

SIMD的寄存器可以區(qū)分為64-bit和128比特。64-bit寄存器的數(shù)據(jù)可以分為：兩個32位，四個16位，或八個8位整數(shù)數(shù)據(jù)元素可以同時(shí)在一個64位寄存器中進(jìn)行操作；128-bit寄存器的數(shù)據(jù)可以分為：四個32位，八個16位，或16個8位整數(shù)數(shù)據(jù)元素可以同時(shí)在一個128位寄存器中進(jìn)行操作。這種SIMD的操作方式使得DSP/CPU在計(jì)算性能方面得到極大的提升。

在后續(xù)DSP/CPU廠商的技術(shù)演進(jìn)中，部分廠商采用了超長指令字（Very Long Instruction Word, VLW）的SIMD（單指令多數(shù)據(jù)）模式，以提升并行計(jì)算能力。例如，高通DSP的HVX（Hexagon Vector eXtensions）指令和ARM的NEON指令形式，這些指令通過擴(kuò)展向量處理能力，顯著提升了并行計(jì)算效率。艾為飛天DSP也在向量計(jì)算領(lǐng)域進(jìn)行了深入研究和實(shí)際應(yīng)用，以優(yōu)化其處理性能和效率。

03 DSP的工藝與功耗

除了計(jì)算性能，制程工藝是DSP技術(shù)發(fā)展中的另一個關(guān)鍵領(lǐng)域。20世紀(jì)90年代，隨著CMOS工藝的進(jìn)一步發(fā)展，DSP芯片的功耗顯著降低。CMOS工藝的低功耗特性使DSP在語音處理、圖像處理等領(lǐng)域得到了更廣泛的應(yīng)用。作為DSP行業(yè)的領(lǐng)軍企業(yè)，德州儀器（TI）的C5000系列采用的是0.18微米工藝，而C6000系列則升級為90納米或65納米工藝。相較于C5000，C6000在功耗和性能方面均有顯著提升。

工藝的演進(jìn)不僅使芯片面積顯著縮小，便于集成到單板系統(tǒng)中，還顯著降低了功耗。例如，采用90納米工藝的移動高清編碼器IP功耗約為100毫瓦，而采用65納米工藝時(shí)，功耗可降至50毫瓦，功耗節(jié)省約50%。

在實(shí)現(xiàn)低功耗設(shè)計(jì)時(shí)，除了工藝技術(shù)的改進(jìn)，其他技術(shù)的演進(jìn)同樣重要。動態(tài)電壓頻率調(diào)節(jié)（DVFS）是一種通過實(shí)時(shí)調(diào)整工作電壓和頻率來優(yōu)化功耗的技術(shù)。在輕載情況下，DSP可通過降低電壓和頻率顯著減少功耗。這一技術(shù)依賴于精確的負(fù)載預(yù)測和快速的工作點(diǎn)切換，通過性能計(jì)數(shù)器統(tǒng)計(jì)指令執(zhí)行情況，從而實(shí)現(xiàn)動態(tài)調(diào)節(jié)。

通過以上介紹可知，DSP的架構(gòu)目前均為基于哈弗結(jié)構(gòu)構(gòu)建，這種架構(gòu)能夠有效提升系統(tǒng)效率。同時(shí)，SIMD（單指令多數(shù)據(jù)）的指令處理方式從另一個維度顯著提升了DSP的處理能力。此外，在DSP的發(fā)展過程中，工藝技術(shù)對其性能具有重要影響，更先進(jìn)的制程工藝越能帶來功耗和面積的優(yōu)化。后續(xù)的文章將介紹艾為飛天DSP產(chǎn)品的演進(jìn)。