該ADS1288是一款 32 位、低功耗、模數(shù)轉(zhuǎn)換器 （ADC），具有可編程增益放大器 （PGA） 和有限脈沖響應 （FIR） 濾波器。該ADC專為地震設備苛刻要求而設計，需要低功耗以延長電池運行時間。

低噪聲PGA將ADC動態(tài)范圍擴展到增益1至64。PGA 允許直接連接到檢波器和變壓器耦合水聽器，無需外部放大器?？蛇x的單位增益緩沖器可降低功耗。
*附件：ads1288.pdf

該ADC集成了一個高分辨率的δ-Σ（ΔΣ）調(diào)制器和一個具有可編程相位響應的FIR濾波器。高通濾波器從信號中去除直流和低頻成分。采樣率轉(zhuǎn)換器可補償時鐘頻率誤差，頻率精度高達7ppb。

該ADC支持3.3V工作電壓，以最大限度地降低器件功耗。緩沖模式工作時功耗為3mW（典型值），PGA模式工作時功耗為5mW（典型值）。

該ADC采用緊湊的5mm×5mm VQFN封裝，在–40°C至+85°C環(huán)境溫度范圍內(nèi)完全額定。

特性

• 功耗：
  • PGA 工作：5mW（典型值）
  • 緩沖器作：3mW（典型值）
• 動態(tài)范圍：
  • PGA增益：1， 500SPS（122dB，典型值）
  • 緩沖器作：500SPS（122dB，典型值）
• 總諧失真：< –120dB（典型值）
• CMRR：120dB（典型值）
• 靈活的數(shù)字濾波器：
  • 可選 sinc + FIR + IIR
  • 線性或最小相位
  • 高通濾波器
• 數(shù)據(jù)速率：125SPS 至 2000SPS
• PGA 增益：1 到 64
• SYNC 輸入
• 時鐘誤差補償
• 雙通道多路復用器
• 失調(diào)和增益校準
• 通用數(shù)字 I/O
• 模擬電源作：5V、3.3V 或 ±2.5V

參數(shù)

方框圖

一、產(chǎn)品概述

ADS1288 是德州儀器推出的 32 位高精度 ΔΣ 模數(shù)轉(zhuǎn)換器（ADC） ，專為地震監(jiān)測、能源勘探、地球科學等對低功耗與高分辨率要求嚴苛的場景設計。其核心優(yōu)勢在于低功耗運行（PGA 模式典型 5mW、緩沖模式典型 3mW）、122dB 高動態(tài)范圍及靈活的數(shù)字濾波功能，可直接連接地震檢波器、變壓器耦合水聽器等傳感器，無需外部放大器，能有效延長電池供電設備的運行時間。

二、核心特性

（一）精度與動態(tài)性能

• 分辨率與線性度 ：32 位輸出分辨率，支持 1~64 倍可編程增益放大器（PGA），積分非線性（INL）、微分非線性（DNL）誤差極小，確保微弱信號精準轉(zhuǎn)換；
• 動態(tài)范圍 ：500SPS 采樣率下，PGA 模式與緩沖模式動態(tài)范圍均達 122dB（典型值） ，總諧波失真（THD）< -120dB（典型值），共模抑制比（CMRR）120dB（典型值），可有效抑制環(huán)境噪聲與共模干擾；
• 噪聲性能 ：PGA 增益 16 時輸入電壓噪聲密度低至 2.5nV/√Hz，輸入電流噪聲密度低至 1.4~3pA/√Hz（典型值），適配高阻抗傳感器信號采集。

（二）靈活的信號調(diào)理與濾波

1. 可編程增益與緩沖
   • PGA 支持 1、2、4、8、16、32、64 共 7 檔增益，其中 116 倍為模擬增益，3264 倍為數(shù)字增益；
   • 可禁用 PGA 切換至 ** unity-gain 緩沖模式 **，降低功耗的同時支持 ±2.5VPP 寬輸入范圍（3.3V 供電時需用緩沖模式）。
2. 數(shù)字濾波系統(tǒng)
   • 三級濾波架構 ：包含可變抽取率的 5 階 sinc 濾波器、固定抽取率（32 倍）的 FIR 濾波器（支持線性 / 最小相位選擇）、一階 IIR 高通濾波器；
   • 濾波特性 ：FIR 濾波器通帶紋波 ±0.003dB，阻帶衰減 135dB，可有效濾除低頻干擾與高頻噪聲；高通濾波器（HPF）截止頻率可編程（0.1~10Hz），能去除直流分量與低頻漂移；
   • 采樣率適配 ：數(shù)據(jù)率（fDATA）可在 125SPS~2000SPS 間調(diào)節(jié)，不同數(shù)據(jù)率對應不同濾波帶寬（如 500SPS 時，-3dB 帶寬約 206.5Hz）。

（三）低功耗與多供電適配

• 功耗控制 ：PGA 模式典型功耗 5mW，緩沖模式典型功耗 3mW，掉電模式電流僅 1~5μA，支持軟件待機（STANDBY）與硬件掉電（PWDN 引腳）；
• 供電靈活性 ：模擬供電（AVDD1/AVDD2）支持 3.3V、5V 或 ±2.5V，數(shù)字 I/O 供電（IOVDD）支持 1.651.95V 或 2.73.6V，適配不同系統(tǒng)電源架構。

（四）同步與校準功能

• 同步機制 ：支持 SYNC 引腳同步（脈沖同步 / 連續(xù)同步）與軟件同步命令，可實現(xiàn)多器件協(xié)同采集，同步后數(shù)字濾波器自動重啟以保證數(shù)據(jù)時序一致性；
• 校準功能 ：內(nèi)置 24 位偏移校準寄存器與 24 位增益校準寄存器，支持自動校準（OFSCAL/GANCAL 命令）與手動校準，校準范圍覆蓋 ±6% 滿量程（FSR），可補償溫漂與器件誤差；
• 時鐘誤差補償 ：采樣率轉(zhuǎn)換器（SRC）支持 ±244ppm 時鐘頻率誤差補償，分辨率達 7.45ppb，確保高頻率精度場景下的數(shù)據(jù)準確性。

三、器件信息

（一）封裝與尺寸

（二）熱學特性

四、電氣規(guī)格

（一）供電與電壓

（二）輸入特性

• 模擬輸入 ：2 路差分輸入（AIN1±/AIN2±），輸入范圍 ±VREF / 增益（VREF 典型 2.5V），PGA 模式輸入電壓需滿足 AVSS+1.1VAVDD1-0.85V，緩沖模式支持 AVSS+0.1VAVDD1-0.1V；
• 參考電壓 ：差分參考輸入（REFP/REFN），推薦 2.5V（范圍 2.4~2.6V），參考輸入電流 80μA/V（典型值），需外接 0.1μF+10μF 電容濾波。

（三）時序與采樣特性

• 時鐘輸入 ：CLK 引腳需接入 3~4.15MHz 時鐘（推薦 4.096MHz 晶振），時鐘抖動需極小以避免性能劣化；
• 采樣率與延遲 ：數(shù)據(jù)率（fDATA）125~2000SPS，線性相位 FIR 濾波器群延遲 31/fDATA，最小相位 FIR 濾波器建立時間 62/fDATA（如 500SPS 時群延遲 62μs）；
• 同步與復位時序 ：SYNC 引腳高電平需保持 2 個 CLK 周期，RESET 引腳低電平需保持 2 個 CLK 周期，確保器件穩(wěn)定重啟。

五、功能模塊詳解

（一）模擬前端與信號調(diào)理

1. 輸入多路復用器（MUX） ：支持 2 路差分輸入切換，內(nèi)置短路測試模式（0Ω/400Ω 短路），可用于 offset 與噪聲自檢，400Ω 模式可模擬地震檢波器熱噪聲；
2. PGA 與緩沖器 ：PGA 采用斬波穩(wěn)定架構，降低 1/f 噪聲與輸入失調(diào)電壓（校準后失調(diào)誤差 ±1μV）；緩沖器由電荷泵提升供電電壓，擴展輸入動態(tài)范圍；
3. 輸入保護 ：模擬輸入內(nèi)置 ESD 鉗位二極管，耐受 AVSS-0.3V~AVDD1+0.3V 過壓，建議系統(tǒng)級增加 TVS 管（如 TVS0701）防護 ESD 事件。

（二）ΔΣ 調(diào)制器與數(shù)字濾波

• 調(diào)制器 ：多比特 ΔΣ 架構，通過噪聲整形將量化噪聲推至高頻，采樣頻率 fMOD= fCLK/4（4.096MHz 時鐘時為 1.024MHz），過載時恢復特性穩(wěn)定，無數(shù)據(jù)丟失風險；
• FIR 濾波器 ：4 級結構（2 級半帶濾波 + 2 級整形濾波），線性相位模式保證多頻信號無相位失真，最小相位模式降低延遲（如 500SPS 時延遲 124μs）；
• IIR 高通濾波器 ：截止頻率通過 HPF [15:0] 寄存器編程，可快速去除直流偏移（如 0.1Hz 截止頻率適用于長期地震監(jiān)測）。

（三）數(shù)字接口與控制

• SPI 接口 ：4 線 SPI（CS、SCLK、DIN、DOUT），支持模式 0（CPOL=0、CPHA=0），DRDY 引腳（低有效）指示數(shù)據(jù)就緒，可直接讀取數(shù)據(jù)或通過命令（RDATA）重讀歷史數(shù)據(jù)；
• 命令集 ：支持喚醒（WAKEUP）、待機（STANDBY）、同步（SYNC）、復位（RESET）、校準（OFSCAL/GANCAL）等命令，寄存器讀寫支持多字節(jié)連續(xù)操作；
• 通用 I/O（GPIO） ：2 路 GPIO 引腳（GPIO0/GPIO1），可配置為輸入或輸出，用于控制外部開關或診斷測試，未使用時需下拉避免浮空。

（四）校準與補償

1. 偏移校準 ：短接輸入后發(fā)送 OFSCAL 命令，81 個轉(zhuǎn)換周期后完成校準，OFFSET [23:0] 寄存器自動更新補償值；
2. 增益校準 ：施加滿量程校準信號（如 2.4V@增益 1），發(fā)送 GANCAL 命令，校準后 GAIN [23:0] 寄存器值確保輸出與輸入信號匹配；
3. HPF 初始化 ：啟用高通濾波器時，可將 OFFSET 寄存器值作為 HPF 累加器初始值，縮短濾波器建立時間（無需等待直流分量自然衰減）。

六、應用設計指南

（一）電源與去耦設計

• 供電架構 ：模擬電源（AVDD1/AVDD2）與數(shù)字電源（IOVDD）獨立布線，推薦 “線性穩(wěn)壓器（LDO）+ 電容去耦” 組合（如 AVDD1 用 TPS7A4700），避免數(shù)字噪聲耦合至模擬電路；
• 去耦配置 ：AVDD1/AVDD2 引腳旁并聯(lián) 1μF+0.1μF 陶瓷電容，IOVDD 旁并聯(lián) 1μF+0.1μF 電容，CAPD（LDO 輸出）旁并聯(lián) 220nF 電容，均需靠近引腳放置以減少寄生電感。

（二）PCB 布局要點

1. 信號隔離 ：模擬輸入（AIN1±/AIN2±）、參考電壓（REFP/REFN）與時鐘（CLK）布線遠離數(shù)字電路（如 MCU、SPI 線），差分信號線長度匹配誤差 < 5mil，阻抗控制為 100Ω；
2. 接地處理 ：模擬地（AGND）與數(shù)字地（DGND）單點連接（推薦在 ADC 下方），散熱焊盤連接至 AVSS（單供電時接 AGND），避免地環(huán)路；
3. 關鍵電容 ：PGA 電容（CAPP/CAPN）需用 10nF C0G 材質(zhì)，緩沖器電容（CAPBP/CAPBN）用 47nF C0G 材質(zhì)，電荷泵電容（CAPC）用 4.7nF/10V 電容，確保濾波性能穩(wěn)定。

（三）典型應用電路

• 地震檢波器接口 ：檢波器信號經(jīng) 20kΩ termination 電阻（提供偏置電流回路）接入 AIN1±，REF6225 提供 2.5V 參考電壓，OPA391 緩沖參考電壓用于信號電平偏移（將共模電壓設為 AVDD1/2），BAS70 二極管防護輸入過壓；
• 校準與測試 ：通過 DAC1282 生成低失真測試信號，接入 ADC 輸入以驗證 THD 性能，測試時可將 CAPP/CAPN 電容增至 10nF 優(yōu)化性能。

七、器件與文檔支持

（一）訂購信息與封裝

（二）ESD 與可靠性

• ESD 防護：人體放電模型（HBM）±2000V，帶電器件模型（CDM）±1000V，操作需遵循靜電防護流程；
• 文檔支持：可通過 TI 官網(wǎng)訂閱文檔更新，技術支持通過 TI E2E?論壇獲取，包含參考設計、常見問題解答及布局指南。

八、補充說明

• 溫度影響 ：-4085°C 工作范圍內(nèi)，增益漂移僅 2ppm/°C（典型值），偏移漂移 0.51μV/°C，定期校準可進一步補償溫漂；
• 多器件同步 ：多片 ADS1288 可通過 SYNC 引腳或同步命令實現(xiàn)協(xié)同采集，需確保 CLK 與 SYNC 信號時序一致，避免采樣偏差；
• 傳感器匹配 ：適配 1000~5000Ω 阻抗的地震檢波器，當傳感器阻抗為 5000Ω 時，需關注電流噪聲 × 阻抗帶來的額外噪聲（典型增加 0.22μV），可通過 PGA 增益提升抵消。