LMK04000系列精密時(shí)鐘調(diào)理器提供低噪聲抖動(dòng)清除、時(shí)鐘倍增和分配，無(wú)需高性能壓控晶體振蕩器 （VCXO） 模塊。LMK04000 系列采用級(jí)聯(lián) PLLatinum 架構(gòu)，結(jié)合外部晶體和變?nèi)?a target="_blank">二極管，提供低于 200 飛秒 （fs） 的均方根 （RMS） 抖動(dòng)性能。
*附件：lmk04031.pdf

級(jí)聯(lián)架構(gòu)由兩個(gè)高性能鎖相環(huán) （PLL）、一個(gè)低噪聲晶體振蕩器電路和一個(gè)高性能壓控振蕩器 （VCO） 組成。第一個(gè)PLL （PLL1）提供低噪聲抖動(dòng)清除器功能，而第二個(gè)PLL （PLL2）執(zhí)行時(shí)鐘生成。PLL1 可以配置為與外部 VCXO 模塊配合使用，也可以使用帶有外部晶體和變?nèi)荻O管的集成晶體振蕩器。當(dāng)與非常窄的環(huán)路帶寬一起使用時(shí)，PLL1 使用 VCXO 模塊或晶體的卓越近相位噪聲（偏移低于 50 kHz）來(lái)清潔輸入時(shí)鐘。PLL1的輸出用作PLL2的干凈輸入基準(zhǔn)電壓源，鎖定集成VCO。PLL2的環(huán)路帶寬可以?xún)?yōu)化，以清除遠(yuǎn)相位噪聲（偏移量高于50 kHz），其中集成VCO的性能優(yōu)于PLL1中使用的VCXO模塊或晶體。

LMK04000系列具有雙冗余輸入、五個(gè)差分輸出和可選的上電默認(rèn)時(shí)鐘。輸入模塊配備了信號(hào)丟失檢測(cè)和參考時(shí)鐘的自動(dòng)或手動(dòng)選擇。每個(gè)時(shí)鐘輸出由一個(gè)可編程分頻器、一個(gè)相位同步電路、一個(gè)可編程延遲和一個(gè)LVDS、LVPECL或LVCMOS輸出緩沖器組成。CLKout2 上提供默認(rèn)啟動(dòng)時(shí)鐘，可用于為現(xiàn)場(chǎng)可編程門(mén)陣列 （FPGA） 或微控制器提供初始時(shí)鐘，在系統(tǒng)上電過(guò)程中對(duì)抖動(dòng)清除器進(jìn)行編程。

特性

• 級(jí)聯(lián) PLLatinum PLL 架構(gòu)
• PLL1
• 相位檢測(cè)器速率高達(dá) 40 MHz
• 集成低噪聲晶體振蕩器電路
• 帶LOS的雙冗余輸入?yún)⒖紩r(shí)鐘
• PLL2
• 歸一化 [1 Hz] PLL 本底噪聲為 -224 dBc/Hz
• 鑒相器速率高達(dá) 100 MHz
• 輸入倍頻器
• 集成低噪聲VCO
• 超低RMS抖動(dòng)性能
• 150 fs RMS 抖動(dòng) （12 kHz – 20 MHz）
• 200 fs RMS 抖動(dòng) （100 Hz – 20 MHz）
• LVPECL/2VPECL、LVDS和LVCMOS輸出
• 支持高達(dá) 1080 MHz 的時(shí)鐘速率
• 上電時(shí)默認(rèn)時(shí)鐘輸出 （CLKout2）
• 五個(gè)專(zhuān)用通道分頻器和延遲模塊
• 引腳兼容系列時(shí)鐘設(shè)備
• 工業(yè)溫度范圍：-40 至 85 °C
• 3.15 V 至 3.45 V 工作電壓
• 封裝：48 引腳 LLP （7.0 x 7.0 x 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04031是TI（德州儀器）推出的LMK04000系列精密時(shí)鐘調(diào)節(jié)器成員，采用級(jí)聯(lián)PLLatinum?架構(gòu)，專(zhuān)為超低抖動(dòng)時(shí)鐘生成與分配設(shè)計(jì)。核心特性包括：

• ?雙PLL級(jí)聯(lián)架構(gòu)?：PLL1（最高40MHz相位檢測(cè)率）用于參考時(shí)鐘清潔，PLL2（最高100MHz相位檢測(cè)率）負(fù)責(zé)時(shí)鐘生成，結(jié)合外部晶體/VCXO實(shí)現(xiàn)亞200飛秒(fs) RMS抖動(dòng)性能。
• ?輸出類(lèi)型?：支持LVPECL/2VPECL、LVDS和LVCMOS輸出，頻率最高達(dá)1080MHz。
• ?應(yīng)用領(lǐng)域?：數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、無(wú)線(xiàn)基礎(chǔ)設(shè)施、網(wǎng)絡(luò)設(shè)備（SONET/SDH）、醫(yī)療及軍事航空等。

?2. 關(guān)鍵特性?

• ?超低抖動(dòng)?：12kHz–20MHz帶寬下150fs RMS，100Hz–20MHz下200fs RMS。
• ?靈活配置?：5個(gè)獨(dú)立可編程通道（分頻/延遲/使能控制），支持冗余參考輸入（CLKin0/1）和自動(dòng)切換模式。
• ?集成功能?：內(nèi)置VCO（1430–1570MHz）、晶體振蕩電路、頻率倍增器及可編程環(huán)路濾波器（支持3/4階）。

?3. 架構(gòu)與功能?

• ?PLL1?：清潔輸入時(shí)鐘，窄帶寬（10–200Hz）優(yōu)化近端相位噪聲。
• ?PLL2?：寬帶寬（50–200kHz）抑制遠(yuǎn)端噪聲，集成VCO提供低噪聲時(shí)鐘源。
• ?時(shí)鐘分配?：各通道支持分頻（2–510）、相位延遲（0–2250ps，步進(jìn)150ps）及同步控制（SYNC*引腳）。

?4. 電氣特性?

• ?工作條件?：3.15–3.45V供電，工業(yè)溫度范圍（-40°C至85°C）。
• ?相位噪聲?：典型值-110dBc/Hz @1kHz偏移（250MHz輸出）。
• ?封裝?：48引腳WQFN（7.0×7.0×0.8mm），帶裸露焊盤(pán)增強(qiáng)散熱。

?5. 設(shè)計(jì)支持?

• ?外部元件?：需配置PLL1/PLL2環(huán)路濾波器，推薦使用高質(zhì)量VCXO或晶體（6–20MHz）。
• ?熱管理?：建議PCB設(shè)計(jì)包含散熱過(guò)孔和銅層，確保結(jié)溫≤125°C。
• ?編程接口?：通過(guò)Microwire串行接口（CLKuWire/DATAuWire/LEuWire）配置寄存器。

?6. 典型應(yīng)用電路?

• 冗余參考時(shí)鐘輸入（LVDS/LVPECL/LVCMOS兼容）。
• 可選晶體振蕩器模式（需外接晶體和變?nèi)荻O管）。
• 輸出端推薦AC耦合，LVDS/LVPECL需匹配終端電阻。

?7. 性能優(yōu)化建議?

• 選擇低相位噪聲VCXO以?xún)?yōu)化整體抖動(dòng)。
• 使用內(nèi)部集成濾波器組件減少外部元件數(shù)量。
• 通過(guò)頻率倍增器（EN_PLL2_REF2X）提升PLL2比較頻率，降低帶內(nèi)噪聲。

?文檔范圍?
涵蓋器件功能、寄存器配置、電氣參數(shù)、應(yīng)用電路及布局指南，適用于高頻低抖動(dòng)時(shí)鐘系統(tǒng)設(shè)計(jì)。