在微控制器、系統(tǒng)級(jí)芯片以及通信芯片中，晶振是保證系統(tǒng)穩(wěn)定運(yùn)行的核心時(shí)鐘源。在設(shè)計(jì)和調(diào)試過程中，難免會(huì)遇到如下問題：電路不起振、起振時(shí)間過長、輸出波形畸變、頻率偏差過大等。這些現(xiàn)象大多與晶振阻抗密切相關(guān)。

今天KOAN凱擎小妹帶大家了解一下晶振阻抗的三個(gè)步驟：

查看阻抗曲線 → 調(diào)負(fù)載電容 → 計(jì)算負(fù)性阻抗

第一步：看阻抗曲線

晶振的等效電路通常包含四個(gè)參數(shù)：

L1：等效電感(機(jī)械慣性)

C1：等效電容(彈性恢復(fù)力)

R1：等效電阻(能量損耗)

C0：寄生電容(電極間靜電效應(yīng))

通過觀察晶振的阻抗曲線，可以了解晶振在不同頻點(diǎn)下的表現(xiàn)：

串聯(lián)諧振點(diǎn)fs：等效電感L1與等效電容C1相互抵消，阻抗降至最低，僅剩等效電阻R1。在圖中對(duì)應(yīng)Rs點(diǎn)(即 ESR)。此時(shí)晶體最容易振蕩。

并聯(lián)諧振點(diǎn)fp：晶體與寄生電容C0共同作用，使阻抗升至最高，在圖中對(duì)應(yīng)Zp點(diǎn)，接近開路。這個(gè)點(diǎn)決定了電路最終的工作頻率。

其他頻率區(qū)間：阻抗隨頻率變化而不穩(wěn)定，要么偏高，要么偏低，晶體表現(xiàn)為電容性或電感性。電路的實(shí)際工作點(diǎn)通常落在fs與fp之間的區(qū)間。

第二步：調(diào)負(fù)載電容

在確定阻抗曲線之后，需要利用外部電容C1和C2對(duì)電路的工作點(diǎn)進(jìn)行微調(diào)。它們與晶體的寄生電容C0共同形成等效負(fù)載電容CL，決定晶振在fs與fp之間的確切位置，從而使實(shí)際工作頻率校準(zhǔn)到標(biāo)稱值。

在并聯(lián)振蕩器(如皮爾斯振蕩器)中，這兩個(gè)外部電容是必不可少的，直接影響電路能否在目標(biāo)頻率上穩(wěn)定振蕩。

電容過大 → 振蕩頻率降低

電容過小 → 振蕩頻率升高

偏差過大 → 可能導(dǎo)致不起振或波形畸變

第三部：計(jì)算負(fù)性阻抗

即使電容匹配正確，如果驅(qū)動(dòng)不足，振蕩仍可能無法啟動(dòng)。這涉及負(fù)性阻抗(-R)。振蕩電路中，放大器必須提供足夠的負(fù)性阻抗抵消晶體等效電阻ESR。

建議振蕩寬限為晶振等效串聯(lián)電阻RR的5倍之上：

|-R| ≥ 5RR

|-R| 太小 → 起振慢或不起振

|-R| 太大 → 晶體過熱、老化加速

凱擎小妹建議

ESR參數(shù)匹配：不同晶體的等效串聯(lián)阻抗ESR差異大，要與芯片手冊(cè)匹配。

驅(qū)動(dòng)能力適中：部分MCU振蕩器可調(diào)驅(qū)動(dòng)電流，避免過驅(qū)。

PCB布局優(yōu)化：晶體與芯片走線盡量短、靠近接地，減少寄生電容。

測試謹(jǐn)慎：示波器探頭會(huì)增加電容，導(dǎo)致頻率偏差。

KOAN晶振的解決方案

若您需要針對(duì)具體應(yīng)用的晶振選型建議和技術(shù)支持，歡迎隨時(shí)聯(lián)系我們，KOAN將為您提供專業(yè)、貼心的解決方案。我們提供無源晶振和有源晶振，覆蓋多種規(guī)格尺寸，現(xiàn)貨充足，以滿足客戶需求。我們的產(chǎn)品質(zhì)量和技術(shù)處于行業(yè)領(lǐng)先水平。公司致力于精細(xì)化質(zhì)量管理，以滿足客戶對(duì)高端產(chǎn)品的需求。