IC設(shè)計，Integrated Circuit Design，或稱為集成電路設(shè)計，是電子工程學和計算機工程學的一個學科，其主要內(nèi)容是運用專業(yè)的邏輯和電路設(shè)計技術(shù)設(shè)計集成電路（IC）。本文主要介紹數(shù)字ic設(shè)計經(jīng)典書籍，具體的跟隨小編一起來了解一下。

1、《Verilog HDL高級數(shù)字設(shè)計》

中文版和原著。這本書本人以為是講Verilog方面的最好的一本書，看完此書后，相信大家的code水平會有很大提高。書中例子及其豐富，涵蓋了RISC、UART、異步FIFO、數(shù)字信號處理、乘法器和觸發(fā)器，其中一章講一個簡單RISC的部分尤其值得仔細揣摩，可以令大家受益匪淺。書中很好的貫穿了code風格與綜合電路的關(guān)系，以及狀態(tài)機的寫法?？赐甏藭銜l(fā)現(xiàn)，原來任何功能都可以通過狀態(tài)機來實現(xiàn)，而狀態(tài)機的寫法又那么像八股文。最關(guān)鍵的部分還是通過該模塊的功能要求畫出ASM圖，其實到這里，已經(jīng)和軟件差不多了。

另外就是testbench的編寫，書中有大量的測試代碼，編寫的極具技巧，充分體現(xiàn)了測試的思想。書中的代碼都可以在網(wǎng)站上下載到，學習起來很方便。

2、《設(shè)計與驗證verilog hdl》

這本書是先鋒工作室出版的一本Verilog及EDA應(yīng)用書籍，現(xiàn)在市場上關(guān)于 Verilog 的書籍大多數(shù)是介紹語法和建模的，沒有真正體現(xiàn)出理論性與實用性的結(jié)合。重點推薦第五章《RTL 設(shè)計與編碼指導(dǎo)》和第六章《如何寫好狀態(tài)機》。

3、《專用集成電路設(shè)計實用教程》 浙江大學出版社

這本書是我見過的講綜合的比較全面、系統(tǒng)的書。作者顯然在DC方面有極其豐富的經(jīng)驗。全書娓娓道來，把綜合的原理和應(yīng)用講的一清二楚。從Design Compiler 到Prime Time，從DFT Compiler到Power Compiler，涵蓋和數(shù)字前端的各個方面。書中圖文并茂，綜合中可能遇到的問題都有所提到，包括如何優(yōu)化電路和消除時序違例。尤其是對DFT Compiler的講解，本人以為大公司的培訓文檔也不過如此。

4、《數(shù)字集成電路--系統(tǒng)與設(shè)計》&《數(shù)字集成電路分析與設(shè)計深亞微米工藝》

中文版和原著，都很搶手。內(nèi)容差不多，都是數(shù)字IC的入門教程，涵蓋了從器件到連線到系統(tǒng)的各個方面，以及設(shè)計時應(yīng)該注意的方面，經(jīng)典的解決方案，每一章拿出來都是一個研究課題。我有一個師兄在西安華訊工作，聊天時就說工程中遇到的絕大部分問題在這兩本書上都提到過。不過非微電專業(yè)的同學可能剛一看比較難，因為大部分內(nèi)容是偏底層的理論，需要仔細看，邊看邊思考。

5、《SOC設(shè)計方法與實現(xiàn)》郭煒等 電子工業(yè)出版社

這本書比較基礎(chǔ)的介紹了數(shù)字IC設(shè)計的流程和特點，可以讓初學者在最快的時間內(nèi)形成一個體系架構(gòu)。

《SoC設(shè)計方法與實現(xiàn)》結(jié)合SoC設(shè)計的整體流程，對SoC設(shè)計方法學及如何實現(xiàn)進行了全面介紹。全書共分14章，主要內(nèi)容包括：SoC的設(shè)計流程、SoC的架構(gòu)設(shè)計、電子級系統(tǒng)設(shè)計、IP核的設(shè)計與選擇、RTL代碼編寫指南、先進的驗證方法、低功耗設(shè)計技術(shù)、可測性設(shè)計技術(shù)及后端設(shè)計的挑戰(zhàn)。書中不僅融入了很多來自于工業(yè)界的實踐經(jīng)驗，而且介紹了SoC設(shè)計領(lǐng)域的最新成果，可以幫助讀者掌握工業(yè)化的解決方案，使讀者能夠及時了解SoC設(shè)計方法的最新進展。

6、《計算機組織與體系結(jié)構(gòu)性能設(shè)計》

現(xiàn)在出到第七版。這是計算機體系結(jié)構(gòu)方面世界公認的經(jīng)典教材。有些人覺著這是3系看的書。其實我覺著體系結(jié)構(gòu)是我們國內(nèi)做IC設(shè)計和國外IC設(shè)計比最大的缺陷，整個芯片組織的不好，體系結(jié)構(gòu)不夠健壯，單個module做的再精細也沒什么大用處。這也是為什么我們的IC設(shè)計只能跟著國外的標準和協(xié)議走的原因。現(xiàn)在國內(nèi)的IC設(shè)計現(xiàn)狀就是，別人把一個系統(tǒng)或體系做成標準和協(xié)議，我們把它讀懂，按照人家規(guī)定的一點一點寫出代碼，這其實是很悲慘的一件事情。

7、《計算機系統(tǒng)組成與體系結(jié)構(gòu)》

《計算機體系結(jié)構(gòu)：量化研究方法（第5版）》是最權(quán)威的計算機體系結(jié)構(gòu)著作，是久負盛名的經(jīng)典作品。

書中系統(tǒng)地介紹了計算機系統(tǒng)的設(shè)計基礎(chǔ)、指令集系統(tǒng)結(jié)構(gòu)、流水線和指令集并行技術(shù)、層次化存儲系統(tǒng)與存儲設(shè)備、互連網(wǎng)絡(luò)以及多處理器系統(tǒng)等重要內(nèi)容。在這個最新版中，作者增加了當前炙手可熱的云計算和手機客戶端技術(shù)等相關(guān)內(nèi)容，探討了在手機、平板電腦、筆記本電腦和其他移動計算設(shè)備上云計算的軟硬件實現(xiàn)方式。

8、《CMOS數(shù)字集成電路——分析與設(shè)計（第三版）》

《CMOS數(shù)字集成電路：分析與設(shè)計（第3版）》詳細講述CMOS數(shù)字集成電路的相關(guān)內(nèi)容，反映現(xiàn)代技術(shù)發(fā)展水平并提供了電路設(shè)計的最新資料。《CMOS數(shù)字集成電路：分析與設(shè)計（第3版）》共十五章。前八章詳細討論MOS晶體管的相關(guān)特性和工作原理、基本反相器電路設(shè)計、組合邏輯電路及時序邏輯電路的結(jié)構(gòu)與工作原理；第9章介紹應(yīng)用于先進VLSI芯片設(shè)計的動態(tài)邏輯電路，第10章介紹先進的半導(dǎo)體存儲電路，第11章介紹低功耗CMOS邏輯電路，第12章介紹雙極性晶體管基本原理和BiCMOS數(shù)字電路設(shè)計，第13章詳細介紹芯片的I/O設(shè)計，最后兩章分別討論電路的可制造性設(shè)計和可測試性設(shè)計這兩個重要問題。

9、《Verilog編程藝術(shù)》

內(nèi)容面向工程實際，講了不少實際項目中遇到的問題及設(shè)計技巧，挺有參考價值，相比于一般的教科書，這本書更加注重Verilog編程的方法論和實用性。適合具有一定verilog基礎(chǔ)的人閱讀，可作為ASIC開發(fā)人員和管理人員的參考書，也可作為電子類專業(yè)研究生的參考書，可以進一步提高讀者的verilog編程能力。

比較深入的探討如何避免使用易混淆和易錯誤的語句，主要分為七個部分：設(shè)計原則、語言通行、書寫文檔、高級設(shè)計、時鐘和復(fù)位、驗證之路、其他部分。本書對這些部分做了重點的探討：verilog編碼風格、verilog-2001的新特性、簡潔高效的編程、容易出錯的語言元素、可配置設(shè)計、時鐘生成、復(fù)位設(shè)計、驗證方法等。另外，本書還對systemverilog做了簡單的介紹。

10、《硬件架構(gòu)的藝術(shù)：數(shù)字電路的設(shè)計方法與技術(shù)》阿羅拉 （Mohit Arora）

本書揭示硬件架構(gòu)的設(shè)計藝術(shù)，涵蓋作者從事芯片設(shè)計行業(yè)十多年的經(jīng)驗和研究成果。本書共分9章，第1章介紹亞穩(wěn)態(tài)的概念、量化方法和減少其影響的技術(shù)；第2章介紹同步設(shè)計的時鐘技術(shù)，并提出可行的時鐘方案以及系統(tǒng)復(fù)位策略。第3章介紹在設(shè)計中使用異步時鐘或“處理多個時鐘”時會出現(xiàn)的問題及解決方法。第4章介紹時鐘分頻器的各個方面和實現(xiàn)方法。第5章講述低功耗設(shè)計技術(shù)，以減少動態(tài)和靜態(tài)功耗。第6章介紹如何把流水線技術(shù)應(yīng)用在處理器的設(shè)計中，從而提高性能；第7章討論使用最佳字節(jié)順序的方法；第8章闡述去抖動技術(shù)，以消除毛刺和噪聲。第9章介紹電磁干擾的原理、規(guī)程、標準和認證，以及電磁干擾的影響因素和減少電磁干擾的方法。