亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      分享幾個(gè)畫時(shí)序圖的軟件

      嵌入式情報(bào)局 ? 來源：嵌入式情報(bào)局 ? 作者：嵌入式情報(bào)局 ? 2022-11-21 11:36 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      分享幾個(gè)畫時(shí)序圖的軟件，一些通信協(xié)議，如I2C、SPI、UART、MIPI等，都會(huì)涉及到時(shí)序。

      1、TimeGen

      TimeGen是一款專門用于繪制時(shí)序圖的軟件，繪圖后可直接選中復(fù)制到WORD文檔中就是矢量圖，能夠快速生成時(shí)序圖。

      9ad5c916-68df-11ed-8abf-dac502259ad0.png

      畫時(shí)鐘

      9ae46e94-68df-11ed-8abf-dac502259ad0.png

      畫總線

      9af122a6-68df-11ed-8abf-dac502259ad0.png

      TimeGen支持將時(shí)序圖轉(zhuǎn)為ASCII，然后復(fù)制到Verilog/VHDL的文件中。

      2、AndyTiming

      AndyTiming用符號(hào)代碼代表單位時(shí)間內(nèi)的波形。

      9b03b2a4-68df-11ed-8abf-dac502259ad0.png

      9b0fe434-68df-11ed-8abf-dac502259ad0.png

      9b1c5944-68df-11ed-8abf-dac502259ad0.png

      9b292b9c-68df-11ed-8abf-dac502259ad0.png

      9b36dc06-68df-11ed-8abf-dac502259ad0.png

      AndyTiming的波形清晰，可以導(dǎo)出BMP格式圖片，保存為.atd文件，下次可以直接調(diào)用。 添加文字方便，但等號(hào)必須對(duì)齊，手動(dòng)對(duì)齊有點(diǎn)不方便。

      3、TimingDesigner

      TimingDesigner比上面兩種更專業(yè)，也會(huì)更復(fù)雜一些。 既可以用于系統(tǒng)級(jí)的設(shè)計(jì)，用于時(shí)序分析和文檔編制，也用于ASIC/FPGA設(shè)計(jì)中，用于接口規(guī)范，以及創(chuàng)建SDC時(shí)序約束。

      9b472dae-68df-11ed-8abf-dac502259ad0.png

      9b54d008-68df-11ed-8abf-dac502259ad0.png

      4、WaveDrom

      WaveDrom是一個(gè)基于js的畫時(shí)序圖的工具，比AbdyTiming功能強(qiáng)大，畫的也更漂亮，不過有點(diǎn)復(fù)雜，可以在線畫，也可以下載本地版本。

      9b64f5be-68df-11ed-8abf-dac502259ad0.png

      希望對(duì)你有幫助 ~

      審核編輯 ：李倩

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • 通信協(xié)議
        +關(guān)注

        關(guān)注

        28

        文章

        1067

        瀏覽量

        41798
      • 時(shí)序圖
        +關(guān)注

        關(guān)注

        2

        文章

        61

        瀏覽量

        22876

      原文標(biāo)題：畫時(shí)序圖的四個(gè)好用的工具~

      文章出處：【微信號(hào)：嵌入式情報(bào)局，微信公眾號(hào)：嵌入式情報(bào)局】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評(píng)論

        相關(guān)推薦
        熱點(diǎn)推薦

        歐/美標(biāo)直流充電樁控制時(shí)序講解

        直流充電樁控制時(shí)序
        的頭像 發(fā)表于 06-30 09:22 ?916次閱讀
        歐/美標(biāo)直流充電樁控制<b class='flag-5'>時(shí)序</b>講解

        不知道怎么畫原理圖了

        某天，某實(shí)驗(yàn)室，幾位工程師在討論《原理圖設(shè)計(jì)規(guī)范》。一秒之前還很和諧，下一秒討論原理圖怎么畫的時(shí)候，大家的意見就分歧很大了。類似于“豆?jié){是喝甜的還是咸的”、“粽子里面是放棗子還是放肉”。原來畫
        的頭像 發(fā)表于 04-30 18:40 ?738次閱讀
        不知道怎么<b class='flag-5'>畫</b>原理<b class='flag-5'>圖</b>了

        FPGA時(shí)序約束之設(shè)置時(shí)鐘組

        Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑，除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
        的頭像 發(fā)表于 04-23 09:50 ?870次閱讀
        FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

        求助，關(guān)于LTM4644上電時(shí)序問題求解

        輸出電壓正?！，F(xiàn)在想配置上電時(shí)序，1V&gt;1.8V&gt;3.3V，按照器件手冊(cè)的圖33設(shè)計(jì)的電路原理圖，設(shè)計(jì)原理圖如下 使用電壓跟蹤功能后，1.8V電壓輸出為1
        發(fā)表于 04-18 06:22

        數(shù)字電路—22、時(shí)序邏輯電路

        時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示，這些表示方
        發(fā)表于 03-26 15:03

        一文詳解Vivado時(shí)序約束

        Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件，創(chuàng)建約束文件有兩種方式：Constraints Wizard和Edit T
        的頭像 發(fā)表于 03-24 09:44 ?4248次閱讀
        一文詳解Vivado<b class='flag-5'>時(shí)序</b>約束

        DLPC3479燒錄時(shí)序后，左右投圖不一致是什么原因？

        設(shè)備燒錄時(shí)序后，出現(xiàn)左右投圖不一致（左橫右豎）的情況。燒錄后是有重新啟動(dòng)的，而且在同一臺(tái)電腦上重復(fù)了多次還是這樣（進(jìn)度條有提示燒錄完成）。換一臺(tái)電腦重新燒錄時(shí)序后，投圖正常。 請(qǐng)問這
        發(fā)表于 02-21 08:11

        集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

        本文介紹了集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析（Static Timing Analysis，STA）的基本原理、概念和作用，并分析了其優(yōu)勢和局限性。 ? 靜態(tài)時(shí)序分析（Static Timing
        的頭像 發(fā)表于 02-19 09:46 ?1151次閱讀

        根據(jù)波形圖編寫Verilog代碼

        根據(jù)下面的時(shí)序圖實(shí)現(xiàn)這個(gè)組合邏輯電路。
        的頭像 發(fā)表于 02-17 14:38 ?818次閱讀
        根據(jù)波形<b class='flag-5'>圖</b>編寫Verilog代碼

        請(qǐng)教ADS1292時(shí)序問題

        關(guān)于ADS1292時(shí)序問題 大家好，我最近在做個(gè)小東西，用MSP430F5529控制ADS1292，目前在調(diào)試程序。按照芯片手冊(cè)上的時(shí)序圖寫的，并且讀出寄存器的值，但是發(fā)現(xiàn)有時(shí)候能準(zhǔn)確讀出數(shù)值
        發(fā)表于 01-20 09:01

        超前補(bǔ)償后的反饋系數(shù)的波特圖和相移圖怎么得到的？

        反饋系數(shù)的波特圖和相移圖為什么是這樣畫的？
        發(fā)表于 12-16 23:42

        ADS1263工作時(shí)序與手冊(cè)不一致怎么解決？

        2是細(xì)節(jié)放大后的圖，根據(jù)手冊(cè)上的時(shí)序（圖3），DRDY應(yīng)該在SCLK第一個(gè)時(shí)鐘沿的下降沿升高，但是實(shí)際上在第一個(gè)上升沿就變高了。 問題二：圖4中紅色為DOUT腳輸出信號(hào)，綠色為SCLK
        發(fā)表于 12-05 06:07

        ADS8327鏈模式怎么用？

        ，會(huì)不會(huì)有問題。手冊(cè)中又說了，第一片要配置成普通模式，但是圖60中的時(shí)序根本 沒法將三片ADS8327分別配置。 正在畫原理圖，謝謝！！ ADS8328雙通道 在高速讀取時(shí)會(huì)有鬼影。兩
        發(fā)表于 11-26 06:46

        ADS8698有上電時(shí)序要求嗎？

        1、關(guān)于ADS8698有上電時(shí)序要求嗎？AVDD和DVDD 以及軟件配置引腳間的順序有時(shí)序要求嗎？ 2、觸發(fā)內(nèi)部基準(zhǔn)電壓的條件有哪些？AVDD？還是有別的觸發(fā)源，如果內(nèi)部基準(zhǔn)觸發(fā)不了，會(huì)有什么現(xiàn)象
        發(fā)表于 11-19 06:12

        ADS1278時(shí)序紊亂是什么原因?qū)е碌模?/a>

        圖中紫色為SCLK時(shí)序，藍(lán)色為DRDY時(shí)序，綠色為DOUT1時(shí)序，黃色為SYNC時(shí)序。 請(qǐng)問大佬們，同樣的程序在裸機(jī)上該時(shí)序
        發(fā)表于 11-14 08:21