基于UVM搭建驗(yàn)證環(huán)境和構(gòu)造驗(yàn)證激勵(lì),調(diào)試的工作總是繞不開(kāi)的。實(shí)際上,對(duì)驗(yàn)證環(huán)境和激勵(lì)的調(diào)試,往往伴隨著驗(yàn)證階段的前半程,并且會(huì)花掉驗(yàn)證工程師很多時(shí)間和精力。然而,大部分細(xì)節(jié)被隱藏在復(fù)雜的環(huán)境內(nèi)部。這里的復(fù)雜,指的是UVM本身構(gòu)造的不同機(jī)制(比如factory、config_db、objection等),以及在不同機(jī)制內(nèi)部使用的數(shù)據(jù)結(jié)構(gòu)。
作為UVM的用戶,我們需要相信在絕大部分情況下這些機(jī)制本身是沒(méi)有問(wèn)題的。因此,從頂層獲得有效的調(diào)試信息就非常關(guān)鍵,比起潛入到內(nèi)部要高效得多。
這也是本文的目的,盤點(diǎn)UVM針對(duì)不同機(jī)制提供給用戶的調(diào)試功能。建議收藏和關(guān)注,總有一天你會(huì)用到。本文的示例代碼都是在UVM類庫(kù)提供的例程上進(jìn)行少量修改得到的。
01 PLUGARG(命令行參數(shù))
01 PLUGARG(命令行參數(shù))
UVM將不同機(jī)制的調(diào)試功能封裝成了命令行參數(shù)。在運(yùn)行仿真的時(shí)候帶上這些參數(shù),就可以在仿真日志中打印出來(lái)對(duì)應(yīng)的詳細(xì)調(diào)試信息。本節(jié)將這些命令行參數(shù)都梳理出來(lái),并附有仿真日志截圖。
+UVM_DUMP_CMDLINE_ARGS:導(dǎo)出所有的命令行參數(shù),確認(rèn)當(dāng)前的命令行參數(shù)符合你的預(yù)期。

+UVM_CONFIG_DB_TRACE: 打開(kāi)訪問(wèn)Config_db的追蹤(tracing)功能,可以看到config_db的set和get操作在什么時(shí)間由什么組件發(fā)起。

+UVM_PHASE_TRACE:打開(kāi)Phase執(zhí)行的追蹤功能,可以看到不同phase的執(zhí)行順序。

+UVM_OBJECTION_TRACE:打開(kāi)Objection相關(guān)活動(dòng)的追蹤功能,可以清晰地呈現(xiàn)出objection在運(yùn)行中的狀態(tài)。

+UVM_VERBOSITY:設(shè)置打印信息的冗余程度,有效地控制不同重要性信息的打印和屏蔽。

02 PRINT(打印)
02PRINT(打印)
除了命令行參數(shù),UVM還提供了很多內(nèi)置打印函數(shù)。這些函數(shù)可以在驗(yàn)證環(huán)境中被調(diào)用,調(diào)用后會(huì)將對(duì)應(yīng)的數(shù)據(jù)結(jié)構(gòu)按照強(qiáng)可讀性的格式打印到仿真日志中,為環(huán)境調(diào)試工作提供極大的便利。

uvm_root::print_topology():打印整個(gè)驗(yàn)證環(huán)境的組件拓?fù)浣Y(jié)構(gòu)

uvm_component::print_config():打印當(dāng)前組件可見(jiàn)視角下的所有配置資源信息

uvm_component::print_override_info():打印當(dāng)前組件的工廠重載信息

uvm_factory::print():打印全局工廠中注冊(cè)的類型以及instance和type重載信息

uvm_factory::debug_create_by_type():打印工廠根據(jù)參數(shù)實(shí)際會(huì)創(chuàng)建的類型
uvm_factory::debug_create_by_name():打印工廠根據(jù)參數(shù)實(shí)際會(huì)創(chuàng)建的類型

uvm_port_base::debug_connected_to():打印當(dāng)前端口連接的下游端口網(wǎng)絡(luò),包括port/export/imp
uvm_port_base::debug_provided_to():打印當(dāng)前端口連接的上游端口網(wǎng)絡(luò),包括port/export

審核編輯 :李倩
-
仿真
+關(guān)注
關(guān)注
52文章
4377瀏覽量
137534 -
UVM
+關(guān)注
關(guān)注
0文章
183瀏覽量
19903 -
機(jī)制
+關(guān)注
關(guān)注
0文章
24瀏覽量
9994
原文標(biāo)題:SystemVerilog | UVM | 超實(shí)用!盤點(diǎn)UVM不同機(jī)制的調(diào)試功能
文章出處:【微信號(hào):Rocker-IC,微信公眾號(hào):路科驗(yàn)證】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
AppTest邀請(qǐng)測(cè)試---邀請(qǐng)用戶參與測(cè)試
AppTest邀請(qǐng)測(cè)試 -邀請(qǐng)用戶
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)24: UVM 驗(yàn)證包設(shè)計(jì)
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)
ADI安全產(chǎn)品如何簡(jiǎn)化不同機(jī)器人控制系統(tǒng)中安全機(jī)制的實(shí)現(xiàn)
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)
如果一個(gè)LCD時(shí)鐘頻率是20MHZ,主控提供給LCD的時(shí)鐘頻率提高到40MHZ,那么LCD還能正常顯示嗎?
DLPA3005 LED_ANODE提供給LED的電源如何才能有?
Cadence Verisium Debug:統(tǒng)一調(diào)試平臺(tái),加速SoC設(shè)計(jì)
如何使用Python API創(chuàng)建自定義函數(shù)

盤點(diǎn)UVM針對(duì)不同機(jī)制提供給用戶的調(diào)試功能
評(píng)論