亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義

OpenFPGA ? 來源:CSDN技術(shù)社區(qū) ? 作者:zpc0212 ? 2021-10-21 14:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

VIVADO中時序報告中WNS,WHS,TNS,THS含義運行“report_timing”或“report_timing_summary”命令后,會注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差負時序裕量 (Worst Negative Slack)

TNS 代表總的負時序裕量 (Total Negative Slack),也就是負時序裕量路徑之和。

WHS 代表最差保持時序裕量 (Worst Hold Slack)

THS 代表總的保持時序裕量 (Total Hold Slack),也就是負保持時序裕量路徑之和。

這些值告訴設(shè)計者設(shè)計與時序要求相差多少。如果為正值,則說明能達到時序要求,若為負值,則說明時序達不到要求。

但是并不代表有時序警告功能實現(xiàn)不了,只是工程不穩(wěn)定。更加或者刪減模塊甚至重新編譯都會出現(xiàn)問題。這時候可以打開implementation查看時序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所謂時序達不到要求就是指不能夠滿足建立保持時間,應(yīng)該去關(guān)注對于時序的約束。

時序約束包括很多,后面會針對這方面專門出一個專欄。主要的是對時鐘信號的周期、占空比的約束,時鐘分組,時鐘抖動,還有IO的輸入輸出延時約束等

來源:https://support.xilinx.com/s/article/51455?language=zh_CN

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • THS
    THS
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    16076
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70363

原文標題:【Vivado那些事兒】VIVADO中時序報告中WNS,WHS,TNS,THS含義

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    vivado時序分析相關(guān)經(jīng)驗

    vivado綜合后時序為例主要是兩種原因?qū)е拢?1,太多的邏輯級 2,太高的扇出 分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    VIVADO對NICE進行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們在實踐過程,發(fā)現(xiàn)了兩個
    發(fā)表于 10-27 06:41

    時序約束問題的解決辦法

    在使用vivado對 Verilog 代碼進行綜合后,點擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時序報告,查看 Setup Time 和 Hold
    發(fā)表于 10-24 09:55

    Pico示波器在電源時序測試的應(yīng)用

    在航天電子系統(tǒng)研發(fā),電源模塊時序一致性是保障設(shè)備穩(wěn)定運行的核心指標。
    的頭像 發(fā)表于 05-15 15:55 ?628次閱讀
    Pico示波器在電源<b class='flag-5'>時序</b>測試<b class='flag-5'>中</b>的應(yīng)用

    FPGA時序約束之設(shè)置時鐘組

    Vivado時序分析工具默認會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束設(shè)置了時鐘組或f
    的頭像 發(fā)表于 04-23 09:50 ?870次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設(shè)置時鐘組

    一文詳解Vivado時序約束

    Vivado時序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束。時序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4248次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>約束

    使用DDS生成三個信號并在Vivado實現(xiàn)低通濾波器

    本文使用 DDS 生成三個信號,并在 Vivado 實現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號。
    的頭像 發(fā)表于 03-01 14:31 ?2323次閱讀
    使用DDS生成三個信號并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>實現(xiàn)低通濾波器

    AMD Vivado Design Suite IDE的設(shè)計分析簡介

    本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計。
    的頭像 發(fā)表于 02-19 11:22 ?852次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的設(shè)計分析簡介

    集成電路設(shè)計靜態(tài)時序分析介紹

    本文介紹了集成電路設(shè)計靜態(tài)時序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。 ? 靜態(tài)時序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1151次閱讀

    使用THS1206時候兩個問題求解

    各位專家,大家好,我在使用THS1206時候兩個問題,麻煩您幫我解答一下: 1、在test mode下,我把CR0的bit8和bit9設(shè)置為0、1時,即此時THS1206的輸出應(yīng)
    發(fā)表于 02-13 08:36

    THS1408參考電壓偏移是什么原因?qū)е碌模?/a>

    1.6V左右。 圖 1 CCD THS1408電連接圖 圖 2 SWIR THS1408電連接圖 圖 3 TIR THS1408電連接圖 然而在試驗我們發(fā)現(xiàn)隨
    發(fā)表于 01-23 06:14

    AD轉(zhuǎn)換器THS1206在紅外成像系統(tǒng)的應(yīng)用

    AD轉(zhuǎn)換器THS1206在紅外成像系統(tǒng)的應(yīng)用 THS1206THS1206是TI公司開發(fā)的一款基于流水線結(jié)構(gòu)的12位 高 速AD轉(zhuǎn) 換 器 目 前AD轉(zhuǎn)換器主要有積分型逐次比較型并串比較型
    發(fā)表于 01-21 07:36

    適用于THS14xx和THS56xx DAC系列的THS14xx/5691 EVM

    電子發(fā)燒友網(wǎng)站提供《適用于THS14xx和THS56xx DAC系列的THS14xx/5691 EVM.pdf》資料免費下載
    發(fā)表于 12-16 10:47 ?0次下載
    適用于<b class='flag-5'>THS</b>14xx和<b class='flag-5'>THS</b>56xx DAC系列的<b class='flag-5'>THS</b>14xx/5691 EVM

    THS1206THS12082THS10064THS10082評估模塊

    電子發(fā)燒友網(wǎng)站提供《THS1206THS12082THS10064THS10082評估模塊.pdf》資料免費下載
    發(fā)表于 12-16 10:36 ?0次下載
    <b class='flag-5'>THS1206THS12082THS10064THS</b>10082評估模塊

    請問SN65HVD230D和SN65HVD230DRD和DR分別代表什么含義?什么區(qū)別呢?

    問一個芯片后綴的含義的問題,SN65HVD230D和SN65HVD230DRD和DR分別代表什么含義什么區(qū)別呢
    發(fā)表于 12-09 06:20