完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:249個 瀏覽:51666次 帖子:250個
ZedBoard學(xué)習(xí)手記(二) 開發(fā)自定義AXI總線外設(shè)IP核
想要發(fā)揮ZYNQ芯片的特長,讓整個系統(tǒng)協(xié)同工作起來,就需要將PS與PL兩部分結(jié)合在一起,在Cortex-A9核和FPGA邏輯資源之間建立通信的通道,這條...
Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性
Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA...
在編碼電路中實現(xiàn)RS碼編碼器IP核的應(yīng)用設(shè)計
數(shù)字信號在傳輸過程中可能受到各種干擾及信道傳輸特性不理想的影響而使信號發(fā)生錯誤, 從而接收到錯誤的信息。為了實現(xiàn)數(shù)字系統(tǒng)在傳輸過程中的可靠性, 幾乎所有...
RapidIO標(biāo)準(zhǔn)分為三層:邏輯,傳輸和物理。
如何設(shè)計適用于嵌入式系統(tǒng)的加密IP核?
隨著計算機(jī)技術(shù)、微電子技術(shù)的不斷融合,嵌入式系統(tǒng)應(yīng)用得到了迅猛發(fā)展。近年來嵌入式技術(shù)廣泛用于解決保密信息的傳輸、存儲和管理方面的問題。
FPGA之軟核演練篇:內(nèi)置IP核之Interval Timer的應(yīng)用實戰(zhàn)講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點,在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
千兆以太網(wǎng)的IP核接口和萬兆以太網(wǎng)IP核接口
對于IP核輸出數(shù)據(jù)的解析最好的工具就是其自帶的仿真文件,里面既將接收的數(shù)據(jù)進(jìn)行了解析,又將發(fā)送給IP核的數(shù)據(jù)進(jìn)行了封裝,這對于了解數(shù)據(jù)結(jié)構(gòu)和協(xié)議是十分有...
Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設(shè)計的復(fù)雜性、加快...
2019-12-23 標(biāo)簽:alteraip核quartus ii 4.2k 0
賽靈思軟件通過調(diào)整編譯參數(shù)以及運行并行編譯來優(yōu)化FPGA時序性能
萬幸的是,當(dāng)今FPGA工具(比如Xilinx的 Vivado)都有很多開關(guān)和設(shè)置選項來幫助時序收斂。InTime的方法,就是通過調(diào)整FPGA工具的編譯過...
I2C串行擴(kuò)展通信的特點及實現(xiàn)IP核的設(shè)計
由于CPLD數(shù)字設(shè)計結(jié)構(gòu)化的趨勢,將出現(xiàn)針對CPLD不同層次的IP(Intellectual Property)核。各個IP核可重復(fù)利用,可大大提高設(shè)計...
基于Altera ASI IP核的ASI發(fā)送卡實現(xiàn)
設(shè)計實現(xiàn)基于PC 機(jī)和ASI 接口標(biāo)準(zhǔn)的電視 節(jié)目傳輸流的收發(fā)設(shè)備,在節(jié)目的制作、保存和重播等方面有大量的應(yīng)用。
在數(shù)字設(shè)計中,利用FIFO進(jìn)行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實現(xiàn)時鐘域交叉、低延時存儲器緩存、總線位寬調(diào)整等。下圖給出了FIFO生成器支持的一種可能配置。
在數(shù)字電路中,移位寄存器是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎(chǔ)的器件,數(shù)據(jù)以并行或串行的方式輸入到該器件中,然后每個時間脈沖依次向左或右移動一個...
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件,還講解了PLL、ROM、RAM和FIFO IP核的使用。...
ZYNQ PS + PL異構(gòu)多核案例開發(fā)手冊之1axi_gpio_led_demo案例
本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明,適用開發(fā)環(huán)境:Windows 7/10 64bit、Xilinx Vivado 2017.4...
FPGA之軟核演練篇:內(nèi)置IP核之PIO的實戰(zhàn)應(yīng)用講解
PIO即可自由組裝成一體電腦的新型準(zhǔn)電腦,它把顯示器、機(jī)箱、電源、光驅(qū)和鍵鼠融為一體,需自由購買CPU 、主板、硬盤、內(nèi)存等組裝成一體電腦的硬件系統(tǒng)開放平臺。
FPGA之軟核演練篇:內(nèi)置IP核之System ID的講解
軟核演練篇包含了哪些內(nèi)容:該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點,在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
數(shù)字設(shè)計FPGA應(yīng)用:調(diào)用IP核實現(xiàn)多數(shù)表決器
多數(shù)表決器常見于信號處理。例如,在自動控制中,對三個針對同一事物的信號使用多數(shù)表決器進(jìn)行運算,并按照其中兩個一致的結(jié)果執(zhí)行。這樣既可以提高信號的可靠性(...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |