【科普】一文讀懂PCI-Express硬件接口

PCIe接口全稱PCI Express，由PCI-SIG組織發(fā)布的用于替代PCI總路線的新一代高速串行總線與接口。

2023-07-22 標簽：示波器高電平時鐘驅動器 1.6萬 0

dds系統(tǒng)的那些原理和知識

DDS架構基本原理隨著數(shù)字技術在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個頻率的數(shù)字控制方法誕生

2017-11-14 標簽：adcplldds 1.2萬 0

Xilinx高質量時鐘輸出ODDR原語的概述及使用方法

在SDR接口中，ODDR轉發(fā)時鐘（仍在時鐘樹內），輸出端要直連到輸出port，不可加邏輯

2023-06-27 標簽：SDRRTLGPIO 1.1萬 0

dds系統(tǒng)在儀器儀表和通信系統(tǒng)中的原理和作用

隨著數(shù)字技術在儀器儀表和通信系統(tǒng)中的廣泛使用，可從參考頻率源產(chǎn)生多個頻率的數(shù)字控制方法誕生了，即直接數(shù)字頻率合成(DDS)。其基本架構如圖1所示。該簡化...

2017-11-13 標簽：dds時鐘驅動器相位累加器 7.9k 0

處理跨時鐘域（CDC）信號同步的最常見方法

跨時鐘域( **Clock Domain Crossing，CDC** )通俗地講，就是 **模塊之間數(shù)據(jù)交互時用的不是同一個時鐘進行驅動** ，如下圖...

2023-09-20 標簽：觸發(fā)器同步器FIFO存儲 6k 0

MBIST BAP的配置方法與時鐘連接結構

BAP(BIST Access Port)，即內建自測試訪問接口，主要用于In System Test，它要求芯片在已經(jīng)部署到產(chǎn)品中，甚至芯片正在運行中...

2023-09-15 標簽：控制器存儲器時鐘源 4k 0

基于 PLL 的零延遲緩沖器的系統(tǒng)應用

本應用報告介紹了實現(xiàn) IDT 基于 PLL 的零延遲緩沖器的輸入?yún)⒖紩r鐘和輸出時鐘之間定義的相位關系的不同方法。該報告重點介紹了 PLL 反饋環(huán)路中不同...

2021-06-15 標簽：鎖相環(huán)濾波器緩沖器 3.2k 0

什么是時鐘偏差 時鐘分配網(wǎng)絡中的時鐘偏移問題分析

由于數(shù)字邏輯往往是同步電路，所有邏輯塊的精確時序對于正確的系統(tǒng)行為至關重要。當考慮將圖 1 中的設置從一個數(shù)據(jù)路徑擴展到數(shù)百萬個數(shù)據(jù)路徑（因為它存在于實...

2023-12-05 標簽：寄存器晶體管晶體振蕩器 2.8k 0

為什么退耦電容通常選100nF呢？

這個問題其實...說白了主要是大家都在用，或者說大部分時候it works。

2023-05-26 標簽：pll電源完整性退耦電容 2.7k 0

Verilog任務與函數(shù)的區(qū)別

和函數(shù)一樣，任務（task）可以用來描述共同的代碼段，并在模塊內任意位置被調用，讓代碼更加的直觀易讀。

2023-06-01 標簽：Verilog時序控制器CLK 2.1k 0

?CDC204 3.3V六路反相器/時鐘驅動器技術文檔總結

CDC204 包含六個獨立的逆變器。該器件執(zhí)行布爾函數(shù) Y = A\。它專為開關輸出之間需要低偏斜的應用而設計。 CDC204 的特點是從 T ~...

2025-09-24 標簽：反相器逆變器函數(shù) 1.8k 0

?CDC203 3.3V六路反相器/時鐘驅動器技術文檔總結

CDC203 包含六個獨立的逆變器。設備執(zhí)行 布爾函數(shù) Y = A\。它專為 需要開關輸出之間低偏斜的應用。 CDC203 的特點是工作溫度范圍為...

2025-09-24 標簽：封裝反相器逆變器 1.8k 0

如何處理跨時鐘域這些基礎問題

對于數(shù)字設計人員來講，只要信號從一個時鐘域跨越到另一個時鐘域，那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“跨時鐘域”即“Clock Domain Crossing”...

2024-01-08 標簽：fpga觸發(fā)器同步復位 1.2k 0

電路硬件，就沒有飛不了的線

電容ESR太小導致電壓參考環(huán)路不穩(wěn)定，找電源組要個小電阻去。 我：你們有沒有小一點的電阻，零點幾歐姆那種？

2024-03-28 標簽：電源電阻電容 1.2k 0

?CDCLVP111-SP 低電壓1:10 LVPECL可選擇性輸入時鐘驅動器技術文檔總結

CDCLVP111-SP時鐘驅動器將1對LVPECL輸入差分時鐘（CLK0、CLK1）分配到10對差分LVPECL時鐘（Q0、Q9）輸出，時鐘分配偏斜最...

2025-09-13 標簽：引腳多路復用器LVPECL 939 0

ADN4670可編程低壓1:10 LVDS時鐘驅動器技術手冊

ADN4670是一款低壓差分信號(LVDS)時鐘驅動器，可以將一路差分時鐘輸入信號擴展為十路差分時鐘輸出。這款器件可以通過簡單的串行接口進行編程，以便選...

2025-04-10 標簽：lvdsADN4670時鐘驅動器 809 0

?CDC2351-EP 1線至10線時鐘驅動器技術文檔總結

CDC2351是一種高性能時鐘驅動器電路，可將一個輸入 （A） 分配到 10 個輸出 （Y），時鐘分配的偏斜最小。輸出使能 （OE）\ 輸入將輸出禁用到...

2025-09-19 標簽：信號完整性引腳BiCMOS 791 0

LMK04616 超低噪聲低功耗JESD204B兼容時鐘抖動清除器總結

LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器，支持 JESD204B。16 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 8 ...

2025-09-12 標簽：轉換器邏輯器件清除器 724 0

?LMK04828-EP 超低噪聲JESD204B兼容時鐘抖動清除器總結

LMK04828-EP 器件是業(yè)界性能最高的時鐘調理器，支持 JESD204B。 PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅動7...

2025-09-12 標簽：邏輯器件清除器交流耦合 681 0