DS90CF564 LVDS 18 位色彩平板顯示 (FPD) 鏈接 - 65 MHz

數(shù)據(jù)： DS90CF563/DS90CF564 LVDS 18-Bit Color Flat Panel Display(FPD) Link - 65 MHz 數(shù)據(jù)表

描述

DS90CF563發(fā)送器將21位CMOS /TTL數(shù)據(jù)轉換為三個LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時鐘通過第四LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘的每個周期對輸入數(shù)據(jù)的21位進行采樣和發(fā)送。 DS90CF564接收器將LVDS數(shù)據(jù)流轉換回21位CMOS /TTL數(shù)據(jù)。在65MHz的發(fā)送時鐘頻率下，以每個LVDS數(shù)據(jù)信道455Mbps的速率發(fā)送18位RGB數(shù)據(jù)和3位LCD定時和控制數(shù)據(jù)（FPLINE，F(xiàn)PFRAME，DRDY）。使用65 MHz時鐘，數(shù)據(jù)吞吐量為每秒171 MB。這些器件提供下降沿數(shù)據(jù)選通，便于與各種圖形和LCD面板控制器接口。

該芯片組是解決與寬，高速TTL接口相關的EMI和電纜尺寸問題的理想方法。

特性

20至65 MHz Shift Clk支持
高達171 Mbytes /s帶寬
電纜尺寸降低以節(jié)省成本
用于低EMI的290 mV擺幅LVDS器件
低功耗CMOS設計（<550 mW典型值）
掉電模式節(jié)能（<0.25 mW）
PLL無需外部元件
薄型48引腳TSSOP封裝
下降沿數(shù)據(jù)選通
每時鐘單像素XGA（1024 x 768）
支持VGA，SVGA，XGA和更高
1.3 Gbps吞吐量

所有商標均為其各自所有者的財產(chǎn)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90CF564	DS90CF364A
Transmitter ? ?	Receiver ? ?
18 ? ?	18 ? ?
20 ? ?	20 ? ?
65 ? ?	65 ? ?
FPD-Link LVDS ? ?	FPD-Link LVDS ? ?
LVCMOS LVTTL ? ?	LVCMOS LVTTL ? ?
1300 ? ?	1300 ? ?
Catalog ? ?	Catalog ? ?
-10 to 70 ? ?	-10 to 70 ? ?
TSSOP ? ?	TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?	48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?
48TSSOP ? ?	48TSSOP ? ?
無樣片