動態(tài)

• 發(fā)布了文章 2025-10-22 10:28

  FPGA原型驗證實戰(zhàn)：如何應對外設(shè)連接問題

  

  在芯片設(shè)計驗證中，我們常常面臨一些外設(shè)連接問題：速度不匹配，或者硬件不支持。例如運行在硬件仿真器或FPGA原型平臺上的設(shè)計，其時鐘頻率通常只有幾十MHz，甚至低至1MHz以下；而真實世界中的外設(shè)與協(xié)議（如PCIe、高速以太網(wǎng)等）運行在幾百兆以上。如此巨大的速度鴻溝，使得將它們直接相連幾乎不可行。針對速度不匹配，核心解決方案是引入降速橋（SpeedAdapto

  FPGA PCIe 芯片設(shè)計

  160瀏覽量

• 發(fā)布了文章 2025-09-24 10:46

  【喜報】芯神瞳原型驗證解決方案榮膺工博會“集成電路創(chuàng)新成果獎”

  

  在9月23日開幕的2025中國國際工業(yè)博覽會上，數(shù)字EDA解決方案提供商思爾芯（S2C）憑借其明星產(chǎn)品——芯神瞳原型驗證解決方案，成功摘得博覽會“集成電路創(chuàng)新成果獎”。這一榮譽不僅是對思爾芯技術(shù)創(chuàng)新實力的高度認可，也是對其多年來為集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展所做貢獻的充分肯定。二十年技術(shù)積淀，成就行業(yè)標桿芯神瞳原型驗證系列產(chǎn)品是思爾芯最早推出的數(shù)字EDA工具，至今

  工博會 集成電路 驗證

  524瀏覽量

• 發(fā)布了文章 2025-09-18 10:08

  利用事務級加速實現(xiàn)高速、高質(zhì)量的RISC-V驗證

  

  引言RISC-V架構(gòu)以其開放性和高度可定制的特性，正在重塑處理器設(shè)計格局。然而，這種靈活性也帶來了顯著的驗證挑戰(zhàn)，使其驗證復雜度遠超傳統(tǒng)固定架構(gòu)處理器。RISC-V的驗證難點主要體現(xiàn)在四個方面：首先，微架構(gòu)靈活性極大增加了驗證復雜性。不同的內(nèi)存層次設(shè)計、流水線結(jié)構(gòu)以及功耗時序約束，使得驗證空間呈指數(shù)級擴張。其次，自定義指令集顯著擴大了驗證范圍。每條新增指令都

  ISA RISC-V 處理器

  1.7k瀏覽量

• 發(fā)布了文章 2025-08-29 10:49

  硬核加速，軟硬協(xié)同！混合仿真賦能RISC-V芯片敏捷開發(fā)

  

  RISC-V開放指令集架構(gòu)（ISA）正為芯片產(chǎn)業(yè)帶來革命性機遇，其開源性與模塊化特性助力企業(yè)實現(xiàn)定制化、差異化創(chuàng)新，顯著加速產(chǎn)品迭代。隨著RISC-V向高性能多核架構(gòu)演進，軟硬件協(xié)同驗證復雜度急劇攀升，成為芯片開發(fā)的關(guān)鍵挑戰(zhàn)之一?；旌戏抡妫喝诤衔锢碓团c虛擬原型的前沿技術(shù)混合仿真是一種先進的芯片驗證技術(shù)，它通過將硬件仿真與虛擬原型相結(jié)合，構(gòu)建出一個兼具高精度

  RISC-V 仿真 芯片

  746瀏覽量

• 發(fā)布了文章 2025-08-12 17:16

  創(chuàng)“芯”舞臺！思爾芯邀您挑戰(zhàn)2025 EDA精英賽

  

  號角吹響，征程再啟！備受矚目的“2025中國研究生創(chuàng)芯大賽·EDA精英挑戰(zhàn)賽”現(xiàn)已正式拉開帷幕。作為多年深耕此領(lǐng)域的核心出題企業(yè)，思爾芯榮幸發(fā)布本屆賽題——《支持重新組網(wǎng)的多FPGA系統(tǒng)布線算法設(shè)計》。這不僅是一道前沿技術(shù)的考題，更是通向“麒麟杯”榮耀的階梯。回望2024，選擇思爾芯賽題的北京大學代表隊勇奪“麒麟杯”桂冠，展現(xiàn)了非凡實力。今年，我們誠邀全國頂

  eda 思爾芯

  1.6k瀏覽量

• 發(fā)布了文章 2025-07-21 10:53

  2025 RISC-V中國峰會｜思爾芯以數(shù)字EDA賦能產(chǎn)業(yè)生態(tài)，加速商業(yè)創(chuàng)新

  

  7月16日至19日，2025RISC-V中國峰會在上海舉行。作為RISC-V生態(tài)深度參與者和重要推動者，思爾芯在峰會期間表現(xiàn)亮眼：不僅于展區(qū)展示最新數(shù)字EDA解決方案，并與開芯院、玄鐵、Andes晶心科技等核心伙伴聯(lián)合呈現(xiàn)合作成果；同時，公司副總裁陳英仁出任EDA分論壇副主席，資深工程師楊德豪也在該論壇發(fā)表技術(shù)演講，分享加速RISC-V商業(yè)落地的實踐與洞見。

  eda RISC-V 思爾芯

  779瀏覽量

• 發(fā)布了文章 2025-07-15 10:13

  解鎖思爾芯Genesis芯神匠虛擬原型平臺：混合仿真與多元應用實踐

  

  1、虛擬原型：芯片設(shè)計領(lǐng)域的革新利器芯片設(shè)計公司長期面臨雙重挑戰(zhàn)：既要研發(fā)高性能芯片方案，又得縮短周期搶先推新。當下，系統(tǒng)與軟件的復雜度與日俱增，傳統(tǒng)軟件開發(fā)方法在當下復雜形勢中弊端漸顯，如介入時間靠后增加了開發(fā)周期，難滿足行業(yè)發(fā)展，革新勢在必行?！癝hiftLeft”——左移開發(fā)理念雖并非新興概念，但其在當下愈發(fā)凸顯出重要價值。其核心在于盡早進入軟件開發(fā)環(huán)

  仿真 思爾芯 芯片設(shè)計

  1.7k瀏覽量

• 發(fā)布了文章 2025-07-14 10:01

  思爾芯超大容量S8-100，簡化并加速開芯院香山昆明湖16核RISC-V+NOC驗證

  

  思爾芯去年推出的芯神瞳第八代原型驗證系統(tǒng)S8-100已實現(xiàn)批量出貨，其單核、雙核及四核配置均獲得國內(nèi)外眾多頭部芯片設(shè)計廠商的廣泛采用。S8-100搭載高性能AMDVP1902芯片，通過硬件升級顯著提升了系統(tǒng)性能——單核等效1億門容量，并具有豐富的資源和強大的可擴展性。同時，思爾芯全新的RTL編譯流程（RTLCompileFlow,RCF）及自動分割技術(shù)，實現(xiàn)

  NoC RISC-V 思爾芯

  512瀏覽量

• 發(fā)布了文章 2025-06-25 20:05

  思爾芯攜手南京大學開展暑期協(xié)同課程，產(chǎn)教融合共育集成電路英才

  

  南京大學集成電路學院暑期校企協(xié)同課程群啟動儀式2025年6月23日，南京大學集成電路學院暑期校企協(xié)同課程群啟動儀式在蘇州校區(qū)隆重舉行。作為國內(nèi)首家數(shù)字EDA供應商，思爾芯受邀深度參與此次校企合作，在啟動儀式上介紹了本次暑期課程的豐富內(nèi)容，并緊密結(jié)合企業(yè)核心技術(shù)方向，為學生搭建前沿產(chǎn)業(yè)實踐的橋梁。暑期課程啟動首日，現(xiàn)場氣氛熱烈非凡。上午，思爾芯公司總裁林鎧鵬在

  思爾芯 集成電路

  757瀏覽量

• 發(fā)布了文章 2025-06-13 13:18

  無懼EDA封鎖升級，思爾芯國產(chǎn)方案筑牢客戶驗證防線

  

  引言近日，EDA三巨頭集體斷供中國市場，造成許多現(xiàn)有芯片項目延期。即使企業(yè)已經(jīng)購買“永久許可授權(quán)”，但是工具缺少支持和維護，項目隨時可能會遇到問題而阻塞，甚至休克停止。數(shù)字前端是芯片設(shè)計的“架構(gòu)根基”，直接決定芯片的功能正確性、性能上限與迭代效率。其也是三巨頭的“鐵壁堡壘”，高度壟斷使得成為國產(chǎn)EDA突破的關(guān)鍵轉(zhuǎn)折點。作為國內(nèi)首家數(shù)字EDA供應商，思爾芯憑借

  eda 思爾芯 芯片

  894瀏覽量