實(shí)現(xiàn)JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)的方法和技巧（3.3）
來(lái)自ADI公司和Xilinx公司的專(zhuān)家齊聚一堂，共同展示兩種JESD204B A/D轉(zhuǎn)換器至FPGA設(shè)計(jì)，同時(shí)介紹其實(shí)現(xiàn)技巧。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1652文章
22238瀏覽量
628724 -
轉(zhuǎn)換器
+關(guān)注
關(guān)注
27文章
9314瀏覽量
154808 -
Xilinx
+關(guān)注
關(guān)注
73文章
2190瀏覽量
129483
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
LMK04828 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK0482x系列超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器技術(shù)文檔總結(jié)
轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
LMK04616 超低噪聲低功耗JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動(dòng)清除器，支持 JESD204B。16 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 8 個(gè) JESD204B 轉(zhuǎn)換器或其
?LMK04828-EP 超低噪聲JESD204B兼容時(shí)鐘抖動(dòng)清除器總結(jié)
LMK04828-EP 器件是業(yè)界性能最高的時(shí)鐘調(diào)理器，支持 JESD204B。
PLL2的14個(gè)時(shí)鐘輸出可配置為使用器件和SYSREF時(shí)鐘驅(qū)動(dòng)7個(gè)JESD204B轉(zhuǎn)換器或其他邏
LMK04832 超低噪聲、3.2 GHz、15 輸出、JESD204B 時(shí)鐘抖動(dòng)清除器技術(shù)手冊(cè)
JESD204B轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
?LMK04368-EP 超低噪聲JESD204B/C雙環(huán)路時(shí)鐘抖動(dòng)清除器總結(jié)
JESD204B/C 轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于 JESD204B/C 應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。
JESD204B生存指南
實(shí)用JESD204B來(lái)自全球數(shù)據(jù)轉(zhuǎn)換器市場(chǎng)份額領(lǐng)導(dǎo) 者的技術(shù)信息、提示和建議
發(fā)表于 05-30 16:31
?0次下載
替代HMC7044超低噪高性能時(shí)鐘抖動(dòng)消除器支持JESD204B
VCO 輸入，支持高達(dá) 3200MHz車(chē)載調(diào)節(jié)器可實(shí)現(xiàn)出色的電源抑制比3. 應(yīng)用? JESD204B 時(shí)鐘生成? 蜂窩基礎(chǔ)設(shè)施（多載波 GSM、 LTE、 W-CDMA）? 數(shù)據(jù)轉(zhuǎn)換器
發(fā)表于 05-08 15:57
AD9680 JESD204B接口的不穩(wěn)定會(huì)導(dǎo)致較大的電流波動(dòng)，怎么解決？
AD采集芯片為AD9680-1000，時(shí)鐘芯片為AD9528。當(dāng) AD 采樣時(shí)鐘為 500MHz 時(shí)，jesd204B （串行線速 = 5 Gbps） 穩(wěn)定。但是，當(dāng) AD 采樣時(shí)鐘為 800MHz
發(fā)表于 04-15 06:43
JESD204B有專(zhuān)用于ADC/DAC和FPGA或ASIC的接口嗎？
請(qǐng)問(wèn)各位大俠：JESD204B專(zhuān)用于ADC/DAC和FPGA或ASIC的接口嗎，該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別，謝謝！
發(fā)表于 02-08 09:10
JESD204B使用說(shuō)明
能力更強(qiáng)，布線數(shù)量更少。 本篇的內(nèi)容基于jesd204b接口的ADC和FPGA的硬件板卡，通過(guò)調(diào)用jesd204b ip核來(lái)一步步在FPGA內(nèi)部實(shí)現(xiàn)
TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性
電子發(fā)燒友網(wǎng)站提供《TI ADS42JB69系列JESD204B ADC與Altera FPGA的互操作性.pdf》資料免費(fèi)下載
發(fā)表于 12-10 14:27
?2次下載
調(diào)試ADS52J90板卡JESD204B接口遇到的問(wèn)題求解
我在調(diào)試TI ADS52J90板卡JESD204B接口遇到的問(wèn)題：
1、目前在應(yīng)用手冊(cè)中能看到LVDS的詳細(xì)說(shuō)明，但是缺少關(guān)于JESD204B的相關(guān)資料，能否提供相關(guān)JESD204B的相關(guān)資料
發(fā)表于 11-28 06:13
使用JESD204B如何對(duì)數(shù)據(jù)進(jìn)行組幀？
在使用JESD204B協(xié)議時(shí)，當(dāng)L=8時(shí)，如果時(shí)雙通道數(shù)據(jù)，如何對(duì)數(shù)據(jù)進(jìn)行組幀？是直接使用前8通道嗎
發(fā)表于 11-14 07:51
如何配置LMK04828時(shí)鐘芯片生成JESD204b需要的時(shí)鐘？
你好！在使用ADS54J42EVM的過(guò)程中，我需要采用產(chǎn)品通過(guò)JESD204b以L=4, F=4, K=16和6.25G的線速率與FPGA通信，這需要ADS54J42EVM產(chǎn)生156.25Mhz
發(fā)表于 11-14 07:12
工商網(wǎng)監(jiān)
評(píng)論