ADC12xJ1600 是四通道、雙通道和單通道、12 位、1.6GSPS 模數(shù)轉(zhuǎn)換器 （ADC） 系列。低功耗、高采樣率和 12 位分辨率使 ADC12xJ1600 適用于各種多通道通信和測試系統(tǒng)。

6GHz的全功率輸入帶寬（?3dB）支持L波段和S波段的直接RF采樣。
*附件：adc12dj1600.pdf

包括許多時鐘功能以放寬系統(tǒng)硬件要求，例如帶有集成壓控振蕩器 （VCO） 的內(nèi)部鎖相環(huán) （PLL） 以生成采樣時鐘。提供四個時鐘輸出，用于對FPGA或ASIC的邏輯和SerDes進行時鐘處理。為脈沖系統(tǒng)提供時間戳輸入和輸出。

JESD204C串行接口通過減少印刷電路板 （PCB） 布線量來減小系統(tǒng)尺寸。接口模式支持 2 至 8 通道（雙通道和四通道設(shè)備）或 1 至 4 通道（用于單通道設(shè)備），SerDes 波特率高達 17.16Gbps，可為每個應(yīng)用提供最佳配置。

特性

• ADC內(nèi)核：
  • 分辨率：12位
  • 最大采樣率：1.6GSPS
  • 非交錯架構(gòu)
  • 內(nèi)部抖動可減少高階諧波
• 性能規(guī)格 （–1dBFS）：
  • 信噪比 （100MHz）：57.4dBFS
  • ENOB （100MHz）：9.1 位
  • SFDR （100MHz）：64dBc
  • 本底噪聲 （–20dBFS）：–147dBFS
• 滿量程輸入電壓：80mVPP-DIFF
• 全功率輸入帶寬：6GHz
• JESD204C 串行數(shù)據(jù)接口：
  • 支持 2 至 8 個（四通道、雙通道）或 1 至 4 個（單通道）總 SerDes 通道
  • 最特率：17.16Gbps
  • 64B/66B 和 8B/10B 編碼模式
  • 子類 1 對確定性延遲的支持
  • 與JESD204B接收器兼容
• 可選的內(nèi)部采樣時鐘生成
  • 內(nèi)部 PLL 和 VCO（7.2 至 8.2GHz）
• SYSREF 窗口簡化同步
• 四個時鐘輸出簡化了系統(tǒng)時鐘
  • FPGA或相鄰ADC的參考時鐘
  • SerDes 收發(fā)器的參考時鐘
• 脈沖系統(tǒng)的時間戳輸入和輸出
• 功耗（1GSPS）：
  • 四通道：477mW/通道
  • 雙通道：700mW/通道
  • 單通道：1000mW
• 電源：1.1V、1.9V

參數(shù)

方框圖

ADC12xJ1600 系列是德州儀器推出的高速多通道 12 位模數(shù)轉(zhuǎn)換器家族，包含四通道（ADC12QJ1600）、雙通道（ADC12DJ1600）和單通道（ADC12SJ1600）版本，核心優(yōu)勢為高采樣率、寬輸入帶寬與靈活的 JESD204C 接口，兼具低功耗與高可靠性，適配激光雷達（LiDAR）、測試測量、電子戰(zhàn)、衛(wèi)星通信等高速信號采集場景。

核心參數(shù)與特性

• 精度與分辨率：12 位分辨率，無失碼，INL 最大 1.9 LSB，偏移漂移低至 0.25 μV/°C，增益漂移 0.000018 %/°C，100MHz 輸入時 SNR 達 57.4 dBFS，SFDR 達 64 dBc。
• 采樣率與帶寬：最高 1.6 GSPS 采樣率，全功率輸入帶寬 6 GHz，支持直接射頻采樣 L 波段（1-2GHz）和 S 波段（2-4GHz）信號。
• 工作條件：供電電壓 1.1V（模擬 / 數(shù)字）、1.9V（模擬 / PLL），工作溫度 - 40°C 至 + 125°C，采用 144 引腳 FCBGA 封裝（10mm×10mm）。
• 功耗表現(xiàn)：1GSPS 時，四通道 477mW / 通道，雙通道 700mW / 通道，單通道 1000mW；掉電模式功耗僅 0.15W。
• 抗干擾與接口：CMRR 最高 130dB，支持 JESD204C 接口，SerDes 速率達 17.16Gbps，兼容 8B/10B 與 64B/66B 編碼，支持子類 1 確定性延遲。

關(guān)鍵功能設(shè)計

• 信號鏈架構(gòu)：非交錯架構(gòu)，內(nèi)置低漂移帶隙基準(zhǔn)源與 PLL/VCO（7.2-8.2GHz），支持內(nèi)部振蕩器或外部時鐘輸入，集成輸入緩沖器與 50Ω 內(nèi)部終端電阻。
• 校準(zhǔn)與同步：支持前景校準(zhǔn)（需離線）、背景校準(zhǔn)（無中斷）及低功耗背景校準(zhǔn)模式，SYSREF 窗口同步功能簡化多器件時序?qū)R，timestamp 輸入可標(biāo)記特定采樣點。
• 靈活接口配置：JESD204C 接口支持 1-8 路 SerDes lane，提供 CRC-12 校驗與 FEC 前向糾錯功能，支持冗余 lanes 配置提升系統(tǒng)可靠性。
• 時鐘與觸發(fā)：內(nèi)置 C-PLL 生成采樣時鐘，提供 PLLREFO±、TRIGOUT± 等時鐘輸出，支持多器件時鐘同步，Over-range 檢測功能快速響應(yīng)信號飽和。

典型應(yīng)用場景

• 激光雷達（LiDAR）：脈沖信號采集、FMCW 信號處理，適配車載與工業(yè)測距需求。
• 測試測量：手持測試設(shè)備、多通道示波器、數(shù)字化儀，滿足高速信號捕獲需求。
• 通信與電子戰(zhàn)：衛(wèi)星通信（SATCOM）、電子情報（ELINT）、信號情報（SIGINT），支持寬頻帶信號采樣。
• 醫(yī)療與工業(yè)：光學(xué)相干斷層掃描（OCT）、工廠自動化狀態(tài)監(jiān)測、電機控制閉環(huán)系統(tǒng)。

設(shè)計與使用建議

• 電源與去耦：各電源域（1.1V、1.9V）需單獨供電，就近并聯(lián)去耦電容，模擬地、數(shù)字地、PLL 地單點連接至公共地平面。
• 輸入與時鐘：前端串聯(lián) RC 抗混疊濾波器，時鐘信號建議 AC 耦合，啟用 SYSREF 窗口同步優(yōu)化時序，避免時鐘過沖與毛刺。
• 接口配置：根據(jù)需求選擇 JMODE 參數(shù)定義 JESD204C 編碼與 lane 數(shù)量，64B/66B 編碼提升傳輸效率，8B/10B 編碼兼容 JESD204B 接收器。
• 校準(zhǔn)與初始化：上電后優(yōu)先執(zhí)行前景校準(zhǔn)，溫度變化較大時重新校準(zhǔn)；啟用背景校準(zhǔn)需配置 ADC_SRC_DLY 與 MUX_SEL_DLY 以減少切換毛刺，通過 SPI 接口配置寄存器時需先禁用 JESD204C 與校準(zhǔn)功能。