“現在有超過50%的芯片設計會借助代理式AI工具來加速產品上市時間，預計未來 2年這一比例將迅速增加到超過80%?！?近日，在CadenceLIVE China 2025中國用戶大會期間，Cadence高級副總裁兼系統(tǒng)驗證事業(yè)部總經理Paul Cunningham博士如是說。

Cadence高級副總裁兼系統(tǒng)驗證事業(yè)部總經理

Paul Cunningham博士

如果把AI在芯片和系統(tǒng)設計中的應用和滲透劃分不同階段和層次，在Cadence看來，包括第一階段優(yōu)化式AI、第二階段對話式大語言模型、第三階段復雜推理、第四階段代理式AI和第五階段全自動化，而目前代理式AI已經開始越來越多的發(fā)揮作用。

代理式AI給芯片設計帶來的改變

無疑，代理式AI（Agentic AI）在芯片設計中的角色正從“輔助”走向“自主”，有望大幅提升設計效率、應對復雜度挑戰(zhàn)，并改變工程師的角色。代理式AI在芯片設計中的幾個關鍵應用領域包括：

設計自動化與優(yōu)化：AI代理可以自動生成硬件描述代碼（如Verilog）、進行功耗、性能和面積（PPA）的優(yōu)化，甚至自動修復設計中的錯誤。

設計驗證與調：這是目前代理式AI應用較為廣泛的領域。AI代理可以自動化生成測試用例、分析仿真結果，并在復雜的多場景多模式時序驗證中快速定位和調試時序路徑問題。

系統(tǒng)級與多物理場仿真：面對3D-IC和先進封裝的設計挑戰(zhàn)，代理式AI能夠驅動仿真工具對熱管理、功耗完整性、電磁兼容性以及應力等進行多物理場耦合分析。

自然語言交互與工具控制：自然語言界面是代理式AI當前一個顯著的應用特征。工程師可以通過聊天的方式與設計工具交互，查詢文檔、生成腳本或下達指令。

正如開篇提到的，代理式AI在芯片設計中的滲透率正快速增長，在未來幾年預計將給芯片設計帶來更深遠的變革，包括：

設計范式的根本轉變：芯片設計流程有望從當前高度依賴工程師經驗的“手工藝術”，轉向由AI代理驅動的高度自動化的“科學工程”。AI未來將能夠自主完成從架構探索、代碼生成、物理實現到驗證簽核的絕大部分流程。

應對指數級增長的設計復雜度：隨著半導體工藝邁向3nm甚至更小，晶體管數量激增（預計2030年出現萬億晶體管芯片），加之3D-IC/Chiplet等異構集成技術的普及，設計規(guī)則極其復雜。代理式AI是應對這一挑戰(zhàn)的關鍵工具，它能處理人類工程師難以手動優(yōu)化的海量變量和約束條件。

數字孿生與系統(tǒng)級協(xié)同：代理式AI將助力構建從芯片到封裝、板卡乃至整個系統(tǒng)的高保真數字孿生。這使得在虛擬環(huán)境中對最終產品進行全方位的仿真、驗證和優(yōu)化成為可能，大幅降低后期反復制樣和測試的成本。目前，在機器人、無人機等系統(tǒng)領域，仿真覆蓋率僅20%，另外80%則必須通過實際制造、測試來不斷改進模型和方法，AI有望顯著提升這一比例。

賦能更廣泛的創(chuàng)新者：代理式AI工具降低了芯片設計的門檻。傳統(tǒng)的系統(tǒng)公司（如小米、阿里巴巴、比亞迪）甚至初創(chuàng)企業(yè)，能夠更深入地參與芯片定制，打造“軟件定義芯片”，更好地滿足特定應用場景的需求。

重塑工程師的角色：工程師的角色將發(fā)生轉變，從執(zhí)行許多重復性的設計任務，轉向定義設計目標、約束條件和驗證策略，進行架構探索和創(chuàng)新，以及管理和監(jiān)督AI代理的工作。他們需要的是“提出正確問題”的能力，而AI則負責高效地“找到答案”。

Cunningham博士介紹，當前Cadence正通過Cadence JedAI這一平臺將其AI能力進行整合，目標是覆蓋從芯片的硅級代理和智能系統(tǒng)的系統(tǒng)級代理所需的AI輔助設計能力，這一平臺也可通過和客戶自有AI平臺的結合提供更強的靈活性。而在硅級部分，Cunningham博士表示，除了提供EDA，未來也可將IP納入AI工具的范疇，包括三種形式，其一可以采用Cadence的IP加速客戶的芯片設計；其二是借助Cadence的AI工具幫助客戶加速其自有的IP開發(fā)；最后則是通過AI工具實現IP的自動集成。

全自動設計還有較長的路要走

雖然AI推動的全自動化設計進程已在進行中，但考慮到越來越復雜的芯片和系統(tǒng)設計，要實現這一目標顯然不是一蹴而就的事，還有很多的挑戰(zhàn)和瓶頸要面對。

除了芯片設計中相關數據的質量、碎片化和敏感性等問題，目前AI大模型產生的幻覺也是EDA企業(yè)必須正視和解決的，對此，Cunningham博士提到，應對這一問題，需要從兩方面著手，包括“一方面可以多次提出同樣的問題，通過對問題進行微調，從結果的差異性中判斷工具的準確性，也是形式化驗證的一種，可以通過這種方式對AI工具進行進一步校準，甚至檢查、提升AI呈現出來的質量?！盋unningham博士也坦言，這種方式適合較簡單的任務，如果設計相對復雜，這種形式的適用性會受到影響，“另一方面，我們可以打造每一個點工具的代理式AI專家，這會比較容易達成，讓AI更快用在實際的項目上面，而不是一個廣泛的超級專家，想讓它無所不能，這個看起來還比較遙遠。”

這背后的現實阻力還包括，代理式AI需要與傳統(tǒng)EDA流程的集成，而現有的芯片設計流程（Design Flow）是經過數十年驗證的、高度穩(wěn)定的工具鏈。將代理式AI深度集成到現有流程中，而不是作為一個孤立的點工具，需要EDA廠商對自身工具鏈進行大刀闊斧的重構，并建立標準化的API接口，這是一個緩慢的過程。

同時，還需要“打破”設計階段壁壘，代理式AI的終極愿景是實現從架構到制造的全局優(yōu)化。但這要求AI能貫通目前相對獨立的設計階段（如架構、RTL、綜合、布局布線、簽核）。每個階段都有其獨特的工具、數據格式和驗證方法，打破這些壁壘需要全行業(yè)的共同努力。

“ 數字芯片設計會更容易實現全面自動化，但客戶的設計實際上正快速演進。AI的發(fā)展速度總是讓我們驚嘆，變化如此之快?！盋unningham博士最后強調，“關鍵在于當用戶使用Cadence軟件的感受如同與人類在交流——不再覺得它只是個工具，而更像是另一個設計伙伴。我認為這種體驗將在未來2 到3年內就會快速普及。但要讓這個"伙伴"完全具備獨立完成整個SoC設計的能力，這需要更長時間?！?/p>

注：本文題圖來自freepik、作者自制、媒體公開資料、皆已授權。