直接串斗時鐘發(fā)生器 （DRCG） 提供必要的時鐘信號以支持 直接串斗 內存子系統。它包括將直接 Rambus 通道時鐘同步到外部系統的信號，或者 處理器時鐘。它旨在支持臺式機、工作站、服務器和移動設備上的 Direct Rambus 內存 PC 主板。DRCG 還為各種 Direct Rambus 存儲器提供現成的解決方案 應用。

DRCG 為 Direct Rambus 存儲器子系統提供時鐘倍增和相位對齊，以啟用 Rambus 通道和 ASIC 時鐘域之間的同步通信。在直達 Rambus 中 存儲器子系統，系統時鐘源為 DRCG 提供 REFCLK 和 PCLK 時鐘參考，并 內存控制器。DRCG 將 REFCLK 相乘并將高速 BUSCLK 驅動到 RDRAM 和內存控制器。存儲器控制器中的齒輪比邏輯將PCLK和BUSCLK頻率分開 通過比率 M 和 N，使得 PCLKM = SYNCLKN，其中 SYNCLK = BUSCLK/4。DRCG 檢測相位 PCLKM 和 SYNCLKN 之間的差異，并調整 BUSCLK 的相位，使 PCLKM 和 SYNCLKN 最小化。這允許跨 SYNCLK/PCLK 邊界傳輸數據 不會產生額外的延遲。
*附件：cdcfr83a.pdf

用戶控制由乘法和模式選擇端子提供。多碼端子提供一種選擇 四個時鐘頻率乘法比，生成范圍為 267 MHz 至 533 MHz 的 BUSCLK 頻率，具有 時鐘基準范圍為 33 MHz 至 100 MHz。模式選擇端子可用于選擇旁路 模式下，頻率乘法參考時鐘直接輸出到 Rambus 通道，適用于以下系統： 不需要 Rambus 時鐘和系統時鐘之間的同步。測試模式提供給 旁路Rambus通道上的PLL和輸出REFCLK，并將輸出置于高阻抗狀態(tài) 用于電路板測試。

該CDCFR83A具有故障安全上電初始化狀態(tài)機，支持在所有 通電條件。

該CDCFR83A的特點是在 –40°C 至 85°C 的自由空氣溫度下運行。

特性

• 用于直接Rambus?存儲系統的533 MHz差分時鐘源，數據傳輸速率為1066 MHz
• 故障安全上電初始化
• 將 Rambus 通道的時鐘域與外部系統或處理器時鐘同步
• 三種電源工作模式可最大限度地降低移動和其他功耗敏感型應用的功耗
• 采用3.3 V單電源供電，300 MHz（典型值）時為120 mW
• 采用收縮小外形封裝 （DBQ） 封裝
• 支持倍頻器：4、6、8、16/3
• PLL 無需外部元件
• 支持獨立通道時鐘
• 擴頻時鐘跟蹤功能可降低 EMI
• 設計用于 TI 的 133MHz 時鐘合成器 CDC924 和 CDC921
• 533 MHz時周期抖動小于40 ps
• 經 Gigatest Labs 認證，超過 Rambus DRCG 驗證要求
• 支持–40°C至85°C的工業(yè)溫度范圍

參數

?1. 產品概述?
CDCR83A 是一款專為 ?Direct Rambus? 內存系統? 設計的時鐘發(fā)生器（DRCG），主要用于臺式機、工作站、服務器和移動PC主板。其核心功能是提供高頻差分時鐘信號，支持 ?800MHz 數據傳輸速率?，并同步 Rambus 通道與外部系統/處理器時鐘域。

?2. 關鍵特性?

• ?高性能時鐘?：400MHz 差分時鐘輸出，支持 800MHz 數據傳輸。
• ?低功耗設計?：三種電源模式，適用于移動設備（典型功耗 120mW @300MHz）。
• ?集成化設計?：無需外部 PLL 組件，支持 4/6/8/16/3 倍頻。
• ?抗干擾能力?：支持擴頻時鐘跟蹤（減少 EMI），工業(yè)級溫度范圍（-40°C~85°C）。
• ?認證標準?：通過 Gigatest Labs 認證，滿足 Rambus DRCG 驗證要求。

?3. 功能描述?

• ?時鐘同步?：通過 REFCLK 和 PCLK 輸入，生成 BUSCLK 驅動 RDRAM 和內存控制器。
• ?相位對齊?：檢測 PCLKM 與 SYNCLKN 的相位差，確保內存子系統同步通信。
• ?多場景支持?：兼容 TI 的 133MHz 時鐘合成器（CDC924/CDC921）。

?4. 封裝與引腳?

• ?DBQ 封裝?（24 引腳），包含電源（VDD）、地線（GND）、時鐘輸入/輸出（REFCLK/CLK/CLKB）及模式控制引腳（S0-S2、MULT0-MULT1）。

?5. 應用場景?
適用于需要高速內存同步的 ?Rambus 內存子系統?，如高性能計算、移動設備等。