干貨來(lái)了

1.1測(cè)試用到的儀器：電流表與電壓表

1820年，奧斯特意外地發(fā)現(xiàn)載流導(dǎo)線的電流會(huì)作用于磁針，使磁針改變方向。后人在此基礎(chǔ)上發(fā)明了電流計(jì)，即利用電磁力矩使指針轉(zhuǎn)動(dòng)一定力度，F(xiàn) = I * B * L * sinα。在保證磁場(chǎng)強(qiáng)度與導(dǎo)體長(zhǎng)度不變的情況下，僅僅改變電流I的大小，就可形成與電流成正比的力矩。

上面的電流計(jì)靈敏度高，只能測(cè)量微弱的小電流，無(wú)法實(shí)際應(yīng)用。接下來(lái)，我們通過(guò)搭配電阻，構(gòu)造實(shí)際的電流表與電壓表。

假設(shè)電流計(jì)的內(nèi)阻為r

如上圖電路圖中：Im = I + U/R = I + I * r / R 即為所測(cè)電流

如上圖電路圖中：Vm = I * (R + r) 即為所測(cè)電壓

我們已經(jīng)了解到電流表與電壓表的原理，那么接下來(lái)就可以進(jìn)行測(cè)試了

1.2 測(cè)試基礎(chǔ)器件：電阻，二極管

如果測(cè)量某一點(diǎn)的電流，則需要將該點(diǎn)斷開，再將電流表串聯(lián)進(jìn)去，注意要區(qū)分正負(fù)極；

如果測(cè)量某兩點(diǎn)的電壓，則直接將電壓表并聯(lián)在這兩點(diǎn)。

首先對(duì)于電阻的阻值測(cè)試。

R = V / I

V為電壓表測(cè)試得電阻兩端的電壓，I為電流表測(cè)試得流經(jīng)電阻的電流

依據(jù)歐姆定律，兩者相除可以計(jì)算出電阻的阻值

下來(lái)將我們所學(xué)到的二極管理論知識(shí)與實(shí)際相關(guān)聯(lián)

無(wú)論是哪種二極管，我們都可以區(qū)分P極或N極 ， 一般可用萬(wàn)用表二極管檔位測(cè)試。

萬(wàn)用表的二極管、電阻、通斷檔位，是指FIMV，就是給驅(qū)動(dòng)電流，測(cè)試電壓。一般我們測(cè)試模擬器件，都是給電流、測(cè)電壓（FIMV），給電壓、測(cè)電流（FVMI）。

先將二極管打到二極管檔位，紅/黑表筆接二極管管腳。

萬(wàn)用表顯示有值（一般不大于1.2V），則此刻紅表筆接的為P極、黑表筆接的為N極；

萬(wàn)用表顯示OL，則此刻紅表筆接的為N極、黑表筆接的為P極；

對(duì)于一些集成電路芯片，內(nèi)部都集成有ESD保護(hù)二極管，這就成了測(cè)試芯片開短路的方法。

對(duì)于一般二極管，主要有三項(xiàng)參數(shù)VF、VBR、IR，之前也有提到過(guò)。

其中VF與VBR是分別給二極管正向與反向1mA的電流，測(cè)量此時(shí)二極管兩端的電壓，這里需要提前估摸電壓值匹配電阻，避免因電流過(guò)大而燒毀器件。

IR是給二級(jí)管施加反向電壓，電壓值一般取VRWM，測(cè)量此時(shí)的漏電流。

一個(gè)真實(shí)的案例是測(cè)試WK7KB0的Vz值，根據(jù)規(guī)格書電參，Vz@5mA = 7.13~7.88V。

依據(jù)目標(biāo)值7.5V，搭配1KΩ電阻，計(jì)算出供電電壓，然后模擬出來(lái)的一種測(cè)試方法。

而在實(shí)際測(cè)試中，因目標(biāo)值可能發(fā)生漂移或線纜的阻值，而使得測(cè)試不準(zhǔn)確。所以，將萬(wàn)用表串聯(lián)在電路中，檢測(cè)電流值，調(diào)整供電電壓，使得電流值固定在5mA。

1.3 測(cè)試基礎(chǔ)器件：三極管，MOS管

1.3.1 三極管的測(cè)試：基于DataSheet

OS測(cè)試：不管是PNP還是NPN，總是能測(cè)出來(lái)兩個(gè)二極管的正向壓降

BVCEO…：PN結(jié)的反向電壓，這里不知道是不是我的問(wèn)題，有興趣的朋友同學(xué)可以試著仿真一下

ICBO…：PN結(jié)的反向漏電流，可能我給的電壓太小了，或者是因?yàn)槭Ｓ嗟囊粋€(gè)腳Floating？

hEF：電流的放大倍數(shù)

hEF1 = 149/0.66

≈226

（Ie = 150mA\Vce = 10V）

hEF2 = 99.6/0.363

≈274

（Ie = 0.1mA\Vce = 10V）

VCES…這個(gè)就不解釋了啊，我忘記了，哈哈哈！

1.3.2 MOS管的測(cè)試：基于DataSheet

BVDSS：漏極與源極的擊穿電壓

測(cè)試時(shí)將Gate與Source短路接地，使器件處于關(guān)斷狀態(tài)，并在Drain與Source之間施加一個(gè)特定電流，測(cè)量此時(shí)的漏源電壓。

IDSS：截止?fàn)顟B(tài)下的漏源泄露電流

測(cè)試時(shí)將Gate與Source短路接地，使器件處于關(guān)斷狀態(tài)，并在漏極與源極之間施加一個(gè)特定電壓（通常略低于BVDSS），測(cè)量此時(shí)的漏源電流。

IGSS：柵源之間的漏電流

測(cè)試時(shí)將Drain與Source短路接地，并在Gate與Source之間施加一個(gè)特定電壓，測(cè)量此時(shí)柵源之間的漏電流。

Vth：開啟閾值電壓

測(cè)試時(shí)將Drain與Gate短路，并在其與源極之間施加一個(gè)特定電流，測(cè)量此時(shí)漏源之間的電壓。

RDSON：=Vds/Id（導(dǎo)通狀態(tài)下漏源之間的導(dǎo)通電阻）

測(cè)試時(shí)在Gate與Source之間施加一個(gè)大于Vth的電壓以保證器件開啟，然后在Drain與Source之間施加一個(gè)規(guī)定電流，測(cè)量此時(shí)漏源之間的電壓。

RDSON=Vds/Id = 0.578 / 0.5 = 1.156 Ω

VFSD：寄生二極管的正向壓降

測(cè)試時(shí)將Gate與Source短路，在Source與Drain之間施加一個(gè)規(guī)定電流，測(cè)量此時(shí)源漏之間的電壓。如下圖中有個(gè)小錯(cuò)誤，就是我把Gate懸空了。如果測(cè)試的話要將G/S短接起來(lái)，防止寄生電容誤開啟MOS，MOS管真實(shí)應(yīng)用中也應(yīng)該避免將G懸空。

如下為用Multisim仿真數(shù)值與DataSheet參數(shù)對(duì)比，結(jié)果Pass

好了，就先到這了吧！

以上內(nèi)容都有仿真+實(shí)測(cè)過(guò)，大家有什么問(wèn)題可以給我發(fā)私信！

還沒(méi)想好下次寫什么，有想了解的半導(dǎo)體測(cè)試知識(shí)，可以聯(lián)系我。

聲明：

本號(hào)對(duì)所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立，推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有，如有侵權(quán)，聯(lián)系刪除。

北京漢通達(dá)科技主要業(yè)務(wù)為給國(guó)內(nèi)用戶提供通用的、先進(jìn)國(guó)外測(cè)試測(cè)量設(shè)備和整體解決方案，產(chǎn)品包括多種總線形式（臺(tái)式/GPIB、VXI、PXI/PXIe、PCI/PCIe、LXI等）的測(cè)試硬件、相關(guān)軟件、海量互聯(lián)接口等。經(jīng)過(guò)二十年的發(fā)展，公司產(chǎn)品輻射全世界二十多個(gè)品牌，種類超過(guò)1000種。值得一提的是，我公司自主研發(fā)的BMS測(cè)試產(chǎn)品、芯片測(cè)試產(chǎn)品代表了行業(yè)一線水平。