時(shí)鐘（Clock）在一般SoC電路上是必不可少的，精準(zhǔn)的時(shí)鐘通常由晶振提供，晶振很難集成到芯片中去，而是作為分立元件設(shè)計(jì)在PCB上。它就像是人的心臟，晶科鑫人的使命便是為電子硬件裝上一顆安心的心臟，如果時(shí)鐘出錯(cuò)了，整個(gè)電路或者通信就會(huì)發(fā)生問題。

比如，16MHz晶振給一個(gè)2.4G藍(lán)牙芯片提供參考時(shí)鐘，如果16MHz的晶振出現(xiàn)頻偏，比如偏-48ppm（頻率為15.999223MHz），由于射頻是參考時(shí)鐘倍頻上去的，也會(huì)出現(xiàn)-48ppm的頻偏（藍(lán)牙頻點(diǎn)變成2,399,883,450Hz，約100KHz的頻偏），造成藍(lán)牙與標(biāo)準(zhǔn)頻率的對(duì)端無(wú)法通信。因此一個(gè)好的時(shí)鐘電路，一顆高精度的晶振是非常必要的，晶科鑫30余年來(lái)一直為廣大客戶提供高品質(zhì)高精度晶振，并會(huì)幫助客戶上板調(diào)試晶振電路使時(shí)鐘至最佳最精準(zhǔn)狀態(tài)，力求幫助客戶的方案得到最好的穩(wěn)定性。此篇文章對(duì)時(shí)鐘電路中的晶振電路layout簡(jiǎn)單做一下闡述。

對(duì)于晶振電路，我們需要從幾個(gè)方面考慮設(shè)計(jì)：

1、降低寄生電容的不確定性

2、降低溫度的不確定性

3、減少對(duì)其他電路的干擾

設(shè)計(jì)注意點(diǎn)：

1. 晶振盡量靠近芯片，保證線路盡量短，防止線路過長(zhǎng)導(dǎo)致串?dāng)_以及寄生電容。

2. 晶振周圍打地孔做包地處理。

3. 晶振底部不要走信號(hào)線，尤其是其他高頻時(shí)鐘線。

4. 負(fù)載電容的回流地要短。

5. 走線時(shí)先經(jīng)過電容再進(jìn)入晶振。

6. 封裝較大，可從晶振中間出線。

7. 如果有測(cè)試點(diǎn)，使stub盡量短。

8. 走線可以走成假差分形式。盡量走在同一層。

9. 部分晶振底下需要做掏空處理，以防電容效應(yīng)以及熱效應(yīng)造成頻偏。

10. 如果是鐵殼晶振，外殼做接地處理，提高抗干擾能力。

下面分別舉例貼片無(wú)源晶振及有源晶振的走線方式：

兩腳貼片無(wú)源晶振

四腳貼片無(wú)源晶振

HTOL測(cè)試板上有源晶振的布局：

由于老化測(cè)試中一般芯片都在socket中測(cè)試，所以晶振不能與Socket放置在同一面，否則晶振會(huì)距離芯片較遠(yuǎn)。

晶振放在反面則需要打孔后連接至芯片管腳，此時(shí)需要在打孔附近增加回流地孔。

有源晶振需額外注意電源濾波電路處的電容，從大到小依次靠近晶振放置。

貼片有源晶振