學(xué)習(xí)內(nèi)容
近期設(shè)計需要用到AXI總線的IP,所以就對應(yīng)常用的IP進行簡要的說明,本文主要對AXI互聯(lián)IP進行介紹。
基礎(chǔ)架構(gòu)IP
基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊?;A(chǔ)架構(gòu)IP往往是一個通用IP,它使用通用的AXI4接口在系統(tǒng)中移動或轉(zhuǎn)換數(shù)據(jù),而不解釋數(shù)據(jù)。
這些基礎(chǔ)的IP各自有自己的常用的功能,下面列舉出一部分AXI接口的基礎(chǔ)構(gòu)架IP。
° AXI Register slices (for pipelining)用于流水線操作。° AXI FIFOs (for buffering/clock conversion)用于緩存和時鐘轉(zhuǎn)換。° AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于連接存儲器映射的IP互連。
° AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存儲器映射和數(shù)據(jù)流接口的轉(zhuǎn)換。° AXI Performance Monitors and Protocol Checkers (for analysis and debug)用于分析仿真?!?AXI Verification IP (for simulation-based verification and performance analysis) 用于仿真驗證。

Xilinx AXI SmartConnect IP and AXI Interconnect IP(AXI互聯(lián)IP)介紹
Xilinx AXI Interconnect IP和AXI SmartConnect IP都可以將一個或多個AXI存儲器映射的主設(shè)備連接到一個或多個存儲器映射的從設(shè)備。而使用AXI SmartConnect IP,更緊密地集成到Vivado設(shè)計環(huán)境中,用戶以最小的用戶干預(yù)自動配置和適應(yīng)已連接的AXI主從IP。AXI互聯(lián)IP(AXI SmartConnect IP and AXI Interconnect IP)可以用于所有的存儲器映射設(shè)計中。
在某些情況下,對于高帶寬應(yīng)用程序,使用SmartConnect IP可以提供更好的優(yōu)化。AXI SmartConnect IP通過綜合針對重要接口進行優(yōu)化的低區(qū)域自定義互連,在低延遲下提供最大的系統(tǒng)吞吐量。
AXI Interconnect IP(axi_interconnect)可以將一個或多個AXI存儲器映射的主設(shè)備連接到一個或多個存儲器映射的從設(shè)備。Interconnect 相對于SmartConnect IP更符合來自ARM的AMBA AXI4規(guī)范,包括AXI4-Lite 接口。
AXI Interconnect IP和AXI SmartConnect IP僅用于存儲器映射傳輸。AXI4-Stream傳輸不適用。但可以使用AXI4-Stream Interconnect IP (axis_interconnect)。帶有AXI4-Stream接口的IP通常彼此連接到DMA IP或者AXI4-Stream Interconnect IP上。
綜上:對于中到高性能設(shè)計,推薦使用AXI SmartConnect IP,因為它在面積和時間上提供了更好的向上擴展。對于低性能(AX14-Lite)或中小型復(fù)雜性設(shè)計,AXI Interconnect IP可能更有效的面積。
AXI Interconnect IP使用方式
對于互聯(lián)IP的使用,在xilinx的指導(dǎo)手冊中提到了下述四種方式。

1. Conversion Only(僅轉(zhuǎn)換操作)
當(dāng)一個主設(shè)備連接到一個從設(shè)備時,AXI Interconnect IP可以執(zhí)行各種轉(zhuǎn)換和流水線功能。這些操作如下述:
數(shù)據(jù)寬度轉(zhuǎn)換
時鐘速率轉(zhuǎn)換
AXI4-Lite從機自適配
AXI4-3從機自適配
流水線,如寄存器或數(shù)據(jù)通道FIFO操作。
在這些情況下,AXI Interconnect IP不包含仲裁、解碼或路由等邏輯??赡軙?dǎo)致延遲,延遲大小取決于正在執(zhí)行的轉(zhuǎn)換類型。
下圖顯示了一個轉(zhuǎn)換的示例:

2. N-to-1 Interconnect
AXI Interconnect IP的一個常見退化配置(或者我翻譯為簡化配置)是多個主設(shè)備為訪問一個從設(shè)備(通常是一個內(nèi)存控制器)進行仲裁。在這些情況下,地址解碼邏輯可能是不必要的,并且在AXI Interconnect IP被省略(除非需要地址范圍驗證)。在這種配置下,還可以執(zhí)行數(shù)據(jù)寬度和時鐘速率轉(zhuǎn)換等轉(zhuǎn)換功能。N-to-1 AXI互聯(lián)示例如下圖所示:

3. 1-to-N Interconnect
AXI Interconnect IP的另一種退化配置(簡化配置)是當(dāng)一個主設(shè)備(通常是一個處理器)訪問多個內(nèi)存映射的從外圍設(shè)備時。在這些情況下,仲裁(在地址和寫數(shù)據(jù)路徑)不執(zhí)行。1 - N互聯(lián)示例如下圖所示:

4. N-to-M Interconnect (Sparse Crossbar Mode)
AXI Interconnect的N-to-M用例采用共享地址多數(shù)據(jù)(SAMD)拓撲,稀疏數(shù)據(jù)交叉連接,單線程寫和讀地址仲裁,如下圖所示:

下圖展示了稀疏交叉寫和讀數(shù)據(jù)路徑:

根據(jù)配置的稀疏連接映射,并行寫和讀數(shù)據(jù)通道將每個SI插槽(連接到左邊的AXI主機上)連接到它可以訪問的所有MI插槽(連接到右邊的AXI從機上)。當(dāng)多個源有數(shù)據(jù)要發(fā)送到不同的目的地時,只要滿足AXI排序規(guī)則,數(shù)據(jù)傳輸就可以獨立并發(fā)地進行。在所有SI槽(如果> 1)中的寫地址通道饋送到一個中心地址仲裁器,它一次授予對一個SI槽的訪問權(quán),對于讀地址通道也是如此。
AXI4-Stream Interconnect Core IP介紹
AXI4-Stream Interconnect Core IP(axis_interconnect)將一個或多個AXI4-Stream主設(shè)備連接到一個或多個AXI4-Stream從設(shè)備。AXI4-Stream Interconnect Core IP 僅用于AXI4-Stream 傳輸;AXI4存儲器映射傳輸不適用。
AXI4-Stream Interconnect Core 內(nèi)部框圖

AXI4-Stream Interconnect Core IP由SI、MI和包括它們之間的AXI通道的功能單元組成。
SI接受來自連接的主設(shè)備的事務(wù)請求。
MI向從設(shè)備發(fā)送事務(wù)。
在中心是交換機,它仲裁和路由連接到SI和MI的各種設(shè)備之間的通信。
AXI4-Stream Interconnect Core IP還包括位于交換機和每個SI和MI接口之間的其他功能單元,可選擇性地執(zhí)行各種轉(zhuǎn)換和存儲功能。該開關(guān)有效地將AXI4-Stream Interconnect Core IP從SI相關(guān)功能單元(SI半球)和MI相關(guān)單元(MI半球)中間分開。這個架構(gòu)類似于AXI Interconnect IP的架構(gòu)。
AXI4-Stream Interconnect IP使用方式
AXI4-Stream Interconnect IP將一個或多個AXI4-Stream主設(shè)備連接到一個或多個AXI4-Stream從設(shè)備。對于AXI4-Stream Interconnect IP,主要有兩種使用方式:
流數(shù)據(jù)路由和交換
流多路復(fù)用和去多路復(fù)用
Streaming Data Routing and Switching (Crossbar Mode)流數(shù)據(jù)路由和交換
ax14流互連可以實現(xiàn)N × M全交叉開關(guān),如下圖所示。它支持從端仲裁,能夠在N個主服務(wù)器和M個從服務(wù)器之間并行數(shù)據(jù)傳輸。解碼器和仲裁者服務(wù)于主從之間的路由數(shù)據(jù)傳輸交互。

Stream Multiplexing and De-multiplexing(流多路復(fù)用和去多路復(fù)用)
你可以在Nx1配置中將AXI4-Stream Interconnect IP配置為一起多路傳輸流,然后配置為1xM來解多路傳輸流。使用多路復(fù)用和多路復(fù)用解復(fù)用來創(chuàng)建多通道流,其中較小數(shù)量的導(dǎo)線可以攜帶來自多個主從的共享流量。
例如,在下面的圖中,AX14-Stream互連與AXI虛擬FIFO控制器一起用于從多個端點主從復(fù)用和解復(fù)用多個流。

Reference
正點原子講解視頻
UG1037
Vuko csdn博客同步更新~
歡迎大家關(guān)注我的博客。如果需要工程微信后臺留言即可~
學(xué)習(xí)內(nèi)容
近期設(shè)計需要用到AXI總線的IP,所以就對應(yīng)常用的IP進行簡要的說明,本文主要對AXI互聯(lián)IP進行介紹。
基礎(chǔ)架構(gòu)IP
基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊?;A(chǔ)架構(gòu)IP往往是一個通用IP,它使用通用的AXI4接口在系統(tǒng)中移動或轉(zhuǎn)換數(shù)據(jù),而不解釋數(shù)據(jù)。
這些基礎(chǔ)的IP各自有自己的常用的功能,下面列舉出一部分AXI接口的基礎(chǔ)構(gòu)架IP。
° AXI Register slices (for pipelining)用于流水線操作?!?AXI FIFOs (for buffering/clock conversion)用于緩存和時鐘轉(zhuǎn)換?!?AXI Interconnect IP and AXI SmartConnect IP (for connecting memory-mapped IP together)用于連接存儲器映射的IP互連?!?AXI Direct Memory Access (DMA) engines (for memory-mapped to stream conversion)用于存儲器映射和數(shù)據(jù)流接口的轉(zhuǎn)換。° AXI Performance Monitors and Protocol Checkers (for analysis and debug)用于分析仿真?!?AXI Verification IP (for simulation-based verification and performance analysis) 用于仿真驗證。

Xilinx AXI SmartConnect IP and AXI Interconnect IP(AXI互聯(lián)IP)介紹
Xilinx AXI Interconnect IP和AXI SmartConnect IP都可以將一個或多個AXI存儲器映射的主設(shè)備連接到一個或多個存儲器映射的從設(shè)備。而使用AXI SmartConnect IP,更緊密地集成到Vivado設(shè)計環(huán)境中,用戶以最小的用戶干預(yù)自動配置和適應(yīng)已連接的AXI主從IP。AXI互聯(lián)IP(AXI SmartConnect IP and AXI Interconnect IP)可以用于所有的存儲器映射設(shè)計中。
在某些情況下,對于高帶寬應(yīng)用程序,使用SmartConnect IP可以提供更好的優(yōu)化。AXI SmartConnect IP通過綜合針對重要接口進行優(yōu)化的低區(qū)域自定義互連,在低延遲下提供最大的系統(tǒng)吞吐量。
AXI Interconnect IP(axi_interconnect)可以將一個或多個AXI存儲器映射的主設(shè)備連接到一個或多個存儲器映射的從設(shè)備。Interconnect 相對于SmartConnect IP更符合來自ARM的AMBA AXI4規(guī)范,包括AXI4-Lite 接口。
AXI Interconnect IP和AXI SmartConnect IP僅用于存儲器映射傳輸。AXI4-Stream傳輸不適用。但可以使用AXI4-Stream Interconnect IP (axis_interconnect)。帶有AXI4-Stream接口的IP通常彼此連接到DMA IP或者AXI4-Stream Interconnect IP上。
綜上:對于中到高性能設(shè)計,推薦使用AXI SmartConnect IP,因為它在面積和時間上提供了更好的向上擴展。對于低性能(AX14-Lite)或中小型復(fù)雜性設(shè)計,AXI Interconnect IP可能更有效的面積。
AXI Interconnect IP使用方式
對于互聯(lián)IP的使用,在xilinx的指導(dǎo)手冊中提到了下述四種方式。

1. Conversion Only(僅轉(zhuǎn)換操作)
當(dāng)一個主設(shè)備連接到一個從設(shè)備時,AXI Interconnect IP可以執(zhí)行各種轉(zhuǎn)換和流水線功能。這些操作如下述:
數(shù)據(jù)寬度轉(zhuǎn)換
時鐘速率轉(zhuǎn)換
AXI4-Lite從機自適配
AXI4-3從機自適配
流水線,如寄存器或數(shù)據(jù)通道FIFO操作。
在這些情況下,AXI Interconnect IP不包含仲裁、解碼或路由等邏輯。可能會導(dǎo)致延遲,延遲大小取決于正在執(zhí)行的轉(zhuǎn)換類型。
下圖顯示了一個轉(zhuǎn)換的示例:

2. N-to-1 Interconnect
AXI Interconnect IP的一個常見退化配置(或者我翻譯為簡化配置)是多個主設(shè)備為訪問一個從設(shè)備(通常是一個內(nèi)存控制器)進行仲裁。在這些情況下,地址解碼邏輯可能是不必要的,并且在AXI Interconnect IP被省略(除非需要地址范圍驗證)。在這種配置下,還可以執(zhí)行數(shù)據(jù)寬度和時鐘速率轉(zhuǎn)換等轉(zhuǎn)換功能。N-to-1 AXI互聯(lián)示例如下圖所示:

3. 1-to-N Interconnect
AXI Interconnect IP的另一種退化配置(簡化配置)是當(dāng)一個主設(shè)備(通常是一個處理器)訪問多個內(nèi)存映射的從外圍設(shè)備時。在這些情況下,仲裁(在地址和寫數(shù)據(jù)路徑)不執(zhí)行。1 - N互聯(lián)示例如下圖所示:

4. N-to-M Interconnect (Sparse Crossbar Mode)
AXI Interconnect的N-to-M用例采用共享地址多數(shù)據(jù)(SAMD)拓撲,稀疏數(shù)據(jù)交叉連接,單線程寫和讀地址仲裁,如下圖所示:

下圖展示了稀疏交叉寫和讀數(shù)據(jù)路徑:

根據(jù)配置的稀疏連接映射,并行寫和讀數(shù)據(jù)通道將每個SI插槽(連接到左邊的AXI主機上)連接到它可以訪問的所有MI插槽(連接到右邊的AXI從機上)。當(dāng)多個源有數(shù)據(jù)要發(fā)送到不同的目的地時,只要滿足AXI排序規(guī)則,數(shù)據(jù)傳輸就可以獨立并發(fā)地進行。在所有SI槽(如果> 1)中的寫地址通道饋送到一個中心地址仲裁器,它一次授予對一個SI槽的訪問權(quán),對于讀地址通道也是如此。
AXI4-Stream Interconnect Core IP介紹
AXI4-Stream Interconnect Core IP(axis_interconnect)將一個或多個AXI4-Stream主設(shè)備連接到一個或多個AXI4-Stream從設(shè)備。AXI4-Stream Interconnect Core IP 僅用于AXI4-Stream 傳輸;AXI4存儲器映射傳輸不適用。
AXI4-Stream Interconnect Core 內(nèi)部框圖

AXI4-Stream Interconnect Core IP由SI、MI和包括它們之間的AXI通道的功能單元組成。
SI接受來自連接的主設(shè)備的事務(wù)請求。
MI向從設(shè)備發(fā)送事務(wù)。
在中心是交換機,它仲裁和路由連接到SI和MI的各種設(shè)備之間的通信。
AXI4-Stream Interconnect Core IP還包括位于交換機和每個SI和MI接口之間的其他功能單元,可選擇性地執(zhí)行各種轉(zhuǎn)換和存儲功能。該開關(guān)有效地將AXI4-Stream Interconnect Core IP從SI相關(guān)功能單元(SI半球)和MI相關(guān)單元(MI半球)中間分開。這個架構(gòu)類似于AXI Interconnect IP的架構(gòu)。
AXI4-Stream Interconnect IP使用方式
AXI4-Stream Interconnect IP將一個或多個AXI4-Stream主設(shè)備連接到一個或多個AXI4-Stream從設(shè)備。對于AXI4-Stream Interconnect IP,主要有兩種使用方式:
流數(shù)據(jù)路由和交換
流多路復(fù)用和去多路復(fù)用
Streaming Data Routing and Switching (Crossbar Mode)流數(shù)據(jù)路由和交換
ax14流互連可以實現(xiàn)N × M全交叉開關(guān),如下圖所示。它支持從端仲裁,能夠在N個主服務(wù)器和M個從服務(wù)器之間并行數(shù)據(jù)傳輸。解碼器和仲裁者服務(wù)于主從之間的路由數(shù)據(jù)傳輸交互。

Stream Multiplexing and De-multiplexing(流多路復(fù)用和去多路復(fù)用)
你可以在Nx1配置中將AXI4-Stream Interconnect IP配置為一起多路傳輸流,然后配置為1xM來解多路傳輸流。使用多路復(fù)用和多路復(fù)用解復(fù)用來創(chuàng)建多通道流,其中較小數(shù)量的導(dǎo)線可以攜帶來自多個主從的共享流量。
例如,在下面的圖中,AX14-Stream互連與AXI虛擬FIFO控制器一起用于從多個端點主從復(fù)用和解復(fù)用多個流。

編輯:jq
-
控制器
+關(guān)注
關(guān)注
114文章
17577瀏覽量
189547 -
數(shù)據(jù)
+關(guān)注
關(guān)注
8文章
7310瀏覽量
93724 -
IP
+關(guān)注
關(guān)注
5文章
1841瀏覽量
154680 -
fifo
+關(guān)注
關(guān)注
3文章
404瀏覽量
45401
原文標(biāo)題:ZYNQ-AXI互聯(lián)IP介紹
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
VDMA IP核簡介
AXI GPIO擴展e203 IO口簡介
基于E203的DMA ip的使用
關(guān)于AXI Lite無法正常握手的問題
如何使用AMD Vitis HLS創(chuàng)建HLS IP
NVMe IP之AXI4總線分析
NVMe簡介之AXI總線
NVMe控制器IP設(shè)計之接口轉(zhuǎn)換
一文詳解AXI DMA技術(shù)
一文詳解Video In to AXI4-Stream IP核
Zynq7000處理器的配置詳解
AXI 接口設(shè)計避坑指南:AXI接口筆記
ZYNQ基礎(chǔ)---AXI DMA使用

全面介紹ZYNQ-AXI互聯(lián)IP
評論