該應(yīng)用筆記介紹了測量和最大化 120 dB、24 位和 96 kHz 模數(shù)轉(zhuǎn)換器集成電路性能的技術(shù)。它介紹了 ADC 架構(gòu)、輸入緩沖器設(shè)計及其噪聲要求、噪聲計算和噪聲分析。它還描述了外部支持電路設(shè)計和一些示例結(jié)果。

A/D 轉(zhuǎn)換器架構(gòu)

本次討論中使用的 A/D 轉(zhuǎn)換器由一個模擬 delta sigma 調(diào)制器芯片和一個數(shù)字濾波器芯片組成，封裝在單個 28 引腳 SOIC 塑料封裝中。圖 1 顯示了該設(shè)備的框圖。delta-sigma 調(diào)制器設(shè)計的亮點包括使用三電平調(diào)制器，校準(zhǔn)后可產(chǎn)生出色的線性度，調(diào)制器輸出數(shù)據(jù)的新穎編碼方案，可消除數(shù)據(jù)信號邊沿數(shù)量和極性的數(shù)據(jù)相關(guān)變化，以及全差分設(shè)計，產(chǎn)生低失真和良好的共模抑制。抽取濾波器包括多個字長輸出選項，以及可選的心理聲學(xué)噪聲整形。還包括實時使用的低群延遲。

A/D 轉(zhuǎn)換器框圖

輸入緩沖器設(shè)計

A/D 轉(zhuǎn)換器的輸入緩沖電路必須滿足幾個嚴格的要求。這些包括：可忽略的噪聲貢獻、DC 電平從通常以零伏為中心的輸入信號轉(zhuǎn)移到以 A/D 轉(zhuǎn)換器的共模電壓為中心的輸出信號、將緩沖放大器與開關(guān)電容器電流瞬變隔離，同時保持低輸出阻抗，以免引起失真，并提供適合調(diào)制器采樣率的抗混疊濾波。

輸入緩沖器電路圖

圖 2 顯示了為此應(yīng)用選擇的伺服平衡差分輸入緩沖電路。該電路通過輸入端子上任一極性的差分或單端信號提供所需的差分輸出。輸入緩沖器的增益結(jié)構(gòu)旨在衰減產(chǎn)生 0 dBFS 數(shù)字輸出所需的 25.5 dBu (1.414 Vrms)。緩沖器輸入結(jié)構(gòu)中的 6 dB 衰減之后是 A/S 轉(zhuǎn)換器輸入處的電阻網(wǎng)絡(luò)，它提供額外的 13.3 dB 衰減

外部支持電路設(shè)計

A/D 轉(zhuǎn)換器的這種性能可能會因外部環(huán)境設(shè)計不當(dāng)而降低。本節(jié)介紹 A/D 轉(zhuǎn)換器周圍的直接環(huán)境，包括接地層推薦、去耦電容器選擇、正確的時鐘發(fā)生器連接和過壓保護。

測試設(shè)置說明

測試設(shè)置信號流

圖 3 顯示了測試設(shè)置的主要組件。這種設(shè)置的目標(biāo)是提供盡可能有利的環(huán)境，使 A/D 轉(zhuǎn)換器能夠發(fā)揮其最佳性能。Audio Precision System 2 用作模擬測試信號發(fā)生器，并在 48 kHz 采樣率下確認一些測量結(jié)果。PC 用于通過其控制端口控制 A/D 轉(zhuǎn)換器，還用于收集 96 kHz 的 A/D 轉(zhuǎn)換器輸出數(shù)據(jù)。在 PC 上運行的定制軟件允許控制 A/D 轉(zhuǎn)換器和輸出數(shù)據(jù)的 FET 分析。

編輯：hfy