亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA硬件加速的圖像大小調(diào)整案例分析

電子設(shè)計(jì) ? 來(lái)源:PYNQ開(kāi)源社區(qū) ? 作者:PYNQ開(kāi)源社區(qū) ? 2020-11-19 15:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

概述

此項(xiàng)目解釋了如何在FPGA上使用resizer IP來(lái)調(diào)整圖像的大小。其中對(duì)比了兩種圖像大小調(diào)整的解決方案的運(yùn)算速度,其中之一為使用Python Image Library通過(guò)軟件算法實(shí)現(xiàn)圖像大小調(diào)整,另一種使用Xilinx xfopencv library實(shí)現(xiàn)了在FPGA上硬件加速的圖像大小調(diào)整。

初始化

1. 首先在SD卡內(nèi)配置Pynq-Z2最新鏡像PYNQ image v2.5并燒錄在其中

2. 根據(jù)pynq.io上的官方指南配置環(huán)境

https://pynq.readthedocs.io/en/latest/getting_started/pynq_z2_setup.html)


根據(jù)數(shù)字編號(hào)依次連接并點(diǎn)亮板卡,最后在板卡出現(xiàn)BTN0~BTN3同時(shí)點(diǎn)亮閃爍一次后為開(kāi)機(jī)完成狀態(tài)。

3. 在筆記本電腦上配置網(wǎng)絡(luò),使得無(wú)線網(wǎng)卡的上網(wǎng)功能與Pynq-Z2連接的以太網(wǎng)網(wǎng)口共享,以做到Pynq-Z2同時(shí)能夠上網(wǎng)。

4. 借用Xshell或者開(kāi)源軟件PuTTY對(duì)于Pynq-Z2端口進(jìn)行SSH獲得其新ip口,此時(shí)其一般會(huì)被重定向至192.168.137.X。此時(shí)在瀏覽器內(nèi)登錄此ip即可通過(guò)Jupyter Notebook與Pynq-Z2板卡通信。

5. 在Jupyter Notebook中新建terminal并ping 182.61.200.6驗(yàn)證與百度的連接是否正常上述驗(yàn)證完成后即為Pynq-Z2板卡與網(wǎng)絡(luò)的基礎(chǔ)通信功能與配置完成。

快速開(kāi)始

在Jupyter Notebook的Terminal中輸入以下指令:

sudo pip3 install --upgrade git+

https://github.com/xilinx/pynq-helloworld.git

更新在Pynq-Z2內(nèi)所有Packages并從github下載本次項(xiàng)目的代碼。

(更新需要耐心等待一定時(shí)間。)

(項(xiàng)目Github文件及其詳細(xì)代碼請(qǐng)點(diǎn)擊查看原文)

案例測(cè)試

1. 最終會(huì)在Files文件夾下生成名為helloworld/的文件夾,點(diǎn)開(kāi)此文件夾可以看到兩個(gè)Jupyter Notebook文件(.ipynb)。

2. 其中resizer_PS.ipynb的軟件方案采用了Python內(nèi)建的Python Imaging Library通過(guò)軟件上的算法實(shí)現(xiàn)完成對(duì)于一張640*360的sample圖像壓縮為原圖像的四分之一大小(320*180)。此軟件方案通過(guò)PIL庫(kù)加載與重置圖像的大小,用numpy庫(kù)存儲(chǔ)圖像的像素矩陣,用IPython.display在Jupyter notebook中顯示圖像。


3. 而resizer_PL.ipynb的FPGA硬件方案并沒(méi)有直接在ARM核中單純采用算法借用Python本地的內(nèi)存進(jìn)行運(yùn)算后直接返回。而是先將圖片數(shù)據(jù)通過(guò)ARM核從SD卡中讀入,再以數(shù)據(jù)流的形式通過(guò)Python的本地內(nèi)存的DRAM形式傳入共享的物理內(nèi)存中。



接下來(lái)通過(guò)AXI的內(nèi)部連接將PS層面的數(shù)據(jù)傳入PL層的可編輯邏輯單元,通過(guò) Xilinx xfopencv library在DMA與Resize IP之間的運(yùn)算最后將數(shù)據(jù)傳回ARM核至SD卡。



最后,在縮小圖片的演示最后我們可以看到PS方案得到的最快單次圖像處理為24.1ms,而在PL方案中最快單次圖像處理僅僅為8.95ms,在此實(shí)際圖像案例上處理圖像的時(shí)間效率上縮小了接近2.7倍。如果放至更多張更高像素的圖片,相信此圖像處理方案會(huì)有著較大優(yōu)勢(shì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1652

    文章

    22238

    瀏覽量

    628718
  • 圖像處理
    +關(guān)注

    關(guān)注

    28

    文章

    1339

    瀏覽量

    59087
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    129481
  • python
    +關(guān)注

    關(guān)注

    57

    文章

    4851

    瀏覽量

    89346
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA和GPU加速的視覺(jué)SLAM系統(tǒng)中特征檢測(cè)器研究

    特征檢測(cè)是SLAM系統(tǒng)中常見(jiàn)但耗時(shí)的模塊,隨著SLAM技術(shù)日益廣泛應(yīng)用于無(wú)人機(jī)等功耗受限平臺(tái),其效率優(yōu)化尤為重要。本文首次針對(duì)視覺(jué)SLAM流程開(kāi)展硬件加速特征檢測(cè)器的對(duì)比研究,通過(guò)對(duì)比現(xiàn)代SoC平臺(tái)
    的頭像 發(fā)表于 10-31 09:30 ?150次閱讀
    <b class='flag-5'>FPGA</b>和GPU<b class='flag-5'>加速</b>的視覺(jué)SLAM系統(tǒng)中特征檢測(cè)器研究

    常用硬件加速的方法

    之前總結(jié)了一些常用硬件加速方法 1)面積換速度:也就是串轉(zhuǎn)并運(yùn)算,可以多個(gè)模塊同時(shí)計(jì)算; 2)時(shí)間換空間:時(shí)序收斂下通過(guò)頻率提高性能,雖然面積可能稍微加大點(diǎn); 3)流水線操作:流水線以面積換性能,以
    發(fā)表于 10-29 06:20

    硬件加速模塊的時(shí)鐘設(shè)計(jì)

    硬件加速模塊需要四個(gè)時(shí)鐘,分別為clk_l , clk_r , clk_c , clk_n 。 clk_l : 整個(gè)硬件加速模塊為了最大化的節(jié)約時(shí)間成本而采用了類(lèi)似處理器的流水線設(shè)計(jì),具體上將每一層
    發(fā)表于 10-23 07:28

    FAQ_MA35D1如何將 SD 卡大小調(diào)整為最大?

    FAQ_MA35D1 將 SD 卡大小調(diào)整為最大
    發(fā)表于 09-03 06:13

    如何驗(yàn)證硬件加速是否真正提升了通信協(xié)議的安全性?

    驗(yàn)證硬件加速是否真正提升通信協(xié)議的安全性,需從 安全功能正確性、抗攻擊能力增強(qiáng)、安全性能適配、合規(guī)一致性 等核心維度展開(kāi),結(jié)合實(shí)驗(yàn)室測(cè)試與真實(shí)場(chǎng)景驗(yàn)證,避免 “硬件參與即安全提升” 的表面判斷。以下
    的頭像 發(fā)表于 08-27 10:16 ?659次閱讀
    如何驗(yàn)證<b class='flag-5'>硬件加速</b>是否真正提升了通信協(xié)議的安全性?

    有哪些方法可以確保硬件加速與通信協(xié)議的兼容性?

    ? 確保硬件加速與通信協(xié)議的兼容性,核心是從 硬件選型、協(xié)議標(biāo)準(zhǔn)匹配、軟硬件接口適配、全場(chǎng)景測(cè)試驗(yàn)證 四個(gè)維度建立閉環(huán),避免因硬件功能缺失、接口不兼容或協(xié)議特性支持不全導(dǎo)致的性能損耗、
    的頭像 發(fā)表于 08-27 10:07 ?519次閱讀

    如何利用硬件加速提升通信協(xié)議的安全性?

    產(chǎn)品實(shí)拍圖 利用硬件加速提升通信協(xié)議安全性,核心是通過(guò) 專(zhuān)用硬件模塊或可編程硬件 ,承接軟件層面難以高效處理的安全關(guān)鍵操作(如加密解密、認(rèn)證、密鑰管理等),在提升性能的同時(shí),通過(guò)硬件級(jí)
    的頭像 發(fā)表于 08-27 09:59 ?495次閱讀
    如何利用<b class='flag-5'>硬件加速</b>提升通信協(xié)議的安全性?

    大模型推理顯存和計(jì)算量估計(jì)方法研究

    GPU、FPGA硬件加速。通過(guò)分析硬件加速器的性能參數(shù),可以估算模型在硬件加速下的計(jì)算量。 四、實(shí)驗(yàn)與
    發(fā)表于 07-03 19:43

    當(dāng)我問(wèn)DeepSeek AI爆發(fā)時(shí)代的FPGA是否重要?答案是......

    在AI時(shí)代,FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)具有極其重要的地位,主要體現(xiàn)在以下幾個(gè)方面: 1.硬件加速與高效能 ? 并行處理能力:FPGA內(nèi)部由大量可編程邏輯單元組成,能夠?qū)崿F(xiàn)高度并行的數(shù)據(jù)處理。這種
    發(fā)表于 02-19 13:55

    FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的,對(duì)于一幅480*272大小的圖片來(lái)說(shuō),其寬度是480,高度是272。在使用FPGA進(jìn)行圖像處理時(shí),最關(guān)鍵的就是使用
    的頭像 發(fā)表于 02-07 10:43 ?1328次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>圖像</b>處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

    數(shù)據(jù)中心中的FPGA硬件加速

    ? 再來(lái)看一篇FPGA的綜述,我們都知道微軟包括國(guó)內(nèi)的云廠商其實(shí)都在數(shù)據(jù)中心的服務(wù)器中部署了FPGA,所以這篇論文就以數(shù)據(jù)中心的視角,來(lái)看下FPGA這個(gè)硬件加速器。 還是一樣,想要論文
    的頭像 發(fā)表于 01-14 10:29 ?1076次閱讀
    數(shù)據(jù)中心中的<b class='flag-5'>FPGA</b><b class='flag-5'>硬件加速</b>器

    FPGA在AI方面有哪些應(yīng)用

    提供了強(qiáng)有力的支持。 一、FPGA 在深度學(xué)習(xí)中的應(yīng)用 深度學(xué)習(xí)是 AI 的重要分支,涉及海量的數(shù)據(jù)運(yùn)算。FPGA 能夠針對(duì)深度學(xué)習(xí)算法中的卷積、池化等核心運(yùn)算進(jìn)行硬件加速優(yōu)化。例如,在圖像
    的頭像 發(fā)表于 01-06 17:37 ?1924次閱讀

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    簡(jiǎn)單,單采用FPGA來(lái)實(shí)現(xiàn)直方圖的統(tǒng)計(jì)就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來(lái)進(jìn)行圖像加速處理。但這暫時(shí)不是我的重點(diǎn)。 用C語(yǔ)言實(shí)現(xiàn)直方圖統(tǒng)計(jì):u
    的頭像 發(fā)表于 12-24 10:24 ?1107次閱讀
    基于<b class='flag-5'>FPGA</b>實(shí)現(xiàn)<b class='flag-5'>圖像</b>直方圖設(shè)計(jì)

    FPGA 實(shí)時(shí)信號(hào)處理應(yīng)用 FPGA圖像處理中的優(yōu)勢(shì)

    現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是一種高度靈活的硬件平臺(tái),它允許開(kāi)發(fā)者根據(jù)特定應(yīng)用需求定制硬件邏輯。在實(shí)時(shí)信號(hào)處理和圖像處理領(lǐng)域,FPGA因其獨(dú)
    的頭像 發(fā)表于 12-02 10:01 ?2239次閱讀

    基于Xilinx XCKU115的半高PCIe x8 硬件加速

    基于Xilinx XCKU115的半高PCIe x8 硬件加速卡,支持2x72bit(數(shù)據(jù)位寬64bit+ECC)DDR4存儲(chǔ),數(shù)據(jù)傳輸速率 2400Mb/s。DDR4單簇容量4GB,兩組總?cè)萘繛?GB
    的頭像 發(fā)表于 11-14 11:30 ?1109次閱讀
    基于Xilinx XCKU115的半高PCIe x8 <b class='flag-5'>硬件加速</b>卡