完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > zynq
賽靈思公司(Xilinx)推出的行業(yè)第一個可擴(kuò)展處理平臺Zynq系列。旨在為視頻監(jiān)視、汽車駕駛員輔助以及工廠自動化等高端嵌入式應(yīng)用提供所需的處理與計算性能水平。
文章:425個 瀏覽:49115次 帖子:301個
1、 背景介紹 在zynq中,由于有PL部分的存在,操作系統(tǒng)需要對PL部分的物理地址進(jìn)行操作,也就是對操作相關(guān)IP核的寄存器。除了在驅(qū)動中進(jìn)行映射外(參...
基于ZU+系列MPSoC芯片的USB3.0/2.0接口硬件設(shè)計
ZU+系列MPSoC要實現(xiàn)USB3.0/2.0的全部功能,需要同時使用MIO和GTR。因為GTR接口中的USB接口只支持USB3.0,對USB2.0的支...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
使用zynq最大的疑問就是如何把PS和PL結(jié)合起來使用,在其他的SOC芯片中一般都會有GPIO,本實驗使用一個AXI GPIO的IP核,讓PS端通過AX...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十一章FreeRTOS實驗
如何搭建Free RTOS實時操作系統(tǒng)運行環(huán)境,這里不深入探討Free RTOS的具體使用。本實驗以FreeRTOS Hello World做舉例,并實...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章硬件原理圖介紹
XCZU2CG-1SFVC784E芯片的PS系統(tǒng)PS系統(tǒng)集成了2個ARMCortex?-A53處理器,速度高達(dá)1.2Ghz,支持2級Cache;另外還包...
xilinx的axi4-stream-slave接收數(shù)據(jù)模式
xilinx官方實例代碼如下,其實大概意思就是一個高電平之后,變成低電平。然后再高電平,等待tlast信號再拉低。這樣做的為了時序緊湊型,xilinx為...
ZYNQ結(jié)構(gòu)簡介_ZED-Board特征及應(yīng)用
ZYNQ-7000是第一代可擴(kuò)展處理平臺(Extensible Processing Platform,EPP),同時具有軟件可編程、硬件可編程、IO可...
2018-07-13 標(biāo)簽:zynq 7.4k 0
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章PS端RTC中斷實驗
實驗中通過簡單的修改Vitis的例程,就完成了RTC,中斷的應(yīng)用,看似簡單的操作,但蘊(yùn)含了豐富的知識,我們需要非常了解RTC的原理、中斷的原理,這些基本...
如何設(shè)計高效PL和PS數(shù)據(jù)交互通路的AXI接口
AXI 協(xié)議主要描述了主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式,主設(shè)備和從設(shè)備之間通過握手信號建立連接。當(dāng)從設(shè)備準(zhǔn)備好接收數(shù)據(jù)時,會發(fā)出 READY 信號。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章PS端UART讀寫控制
除了打印信息之外,如果我們想用UART進(jìn)行數(shù)據(jù)傳輸呢?本章便來介紹PS端UART的讀寫控制,實驗中,每隔1S向外發(fā)送一串字符,如果收到數(shù)據(jù),產(chǎn)生中斷,并...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章PS端I2C的使用
ReadBuffer清0,WriteBuffer賦FF寫16個字節(jié)到EEPROM讀EEPROM的16個字節(jié)到ReadBuffer檢驗是否正確Readbu...
如何在Zynq 7000平臺上使用Linux spidev.c驅(qū)動
在上一篇博客中,介紹了如何配置Vivado下的硬件工程、例化SPI硬件接口和如何使用petalinux加載Xilinx提供的SPI總線驅(qū)動,如果要通過S...
Linux + Xenomai實時操作系統(tǒng)創(chuàng)建方案
作者:Huster-ty Xenomai是一種采用雙內(nèi)核機(jī)制的Linux 內(nèi)核的強(qiáng)實時擴(kuò)展。由于Linux 內(nèi)核本身的實現(xiàn)方式和復(fù)雜度,使得Linux ...
2020-12-26 標(biāo)簽:LinuxXilinx實時操作系統(tǒng) 7k 0
.PPR文件是PLANAHEAD的工程文件,在WINDOWS下面可以直接雙擊打開,PROJECT.cache PROJECT.data是項目產(chǎn)生的臨時文...
創(chuàng)建一個ZYNQ的工程和配置的詳細(xì)步驟
新建工程 1. 打開vivado2017.4,在出現(xiàn)的對話框中選擇創(chuàng)建一個工程,如圖所示。這一步是為了創(chuàng)建一個ZYNQ的工程。 2. 點擊創(chuàng)建工程后,出...
2020-12-09 標(biāo)簽:Zynq 6.9k 0
ZYNQ SOC驗證設(shè)計:PS端DMA緩存數(shù)據(jù)到PS端DDR
上篇該系列博文中講述W5500接收到上位機(jī)傳輸?shù)臄?shù)據(jù),此后需要將數(shù)據(jù)緩存起來。當(dāng)數(shù)據(jù)量較大或者其他數(shù)據(jù)帶寬較高的情況下,片上緩存(OCM)已無法滿足需求...
在Xilinx Zynq UltraScale+ MPSoC中實現(xiàn)的NVMe主機(jī)加速器
在本演示中,Intelliprop演示了在Xilinx Zynq UltraScale + MPSoC中實現(xiàn)的NVMe主機(jī)加速器。
Zynq在sdk中選擇lwip模板的參數(shù)優(yōu)化
在sdk中選擇lwip模板,編譯調(diào)試可輕松連接成功并進(jìn)行通信,模板中代碼完成的任務(wù)是client給server發(fā)什么,server就會回復(fù)什么。
基于VIVADO搭建ARM+FPGA系統(tǒng)架構(gòu)實現(xiàn)軟硬件聯(lián)合開發(fā)
上一期,我們重點學(xué)習(xí)了ZYNQ的PL開發(fā),本期我們側(cè)重于進(jìn)行PS開發(fā)的學(xué)習(xí)。我們將在 VIVADO 開發(fā)環(huán)境下搭建 ARM+FPGA 的系統(tǒng)架構(gòu),并在 ...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |