hdl

+關(guān)注8人關(guān)注

文章：186個(gè) 瀏覽：48732次帖子：127個(gè)

hdl技術(shù)

相信很多ICer們?cè)贚ight芯片的過(guò)程中無(wú)論前后端都聽(tīng)過(guò)DFT設(shè)計(jì)測(cè)試，DFT全稱Design for Test(即可靠性設(shè)計(jì))，眾所周知，測(cè)試的目的...

2023-03-06 標(biāo)簽：示波器 HDL DFT 5.1k 0

Vivado UltraFast設(shè)計(jì)方法中文版講解

這個(gè)培訓(xùn)將會(huì)深度介紹適于Xililnx 可編程門陣列的HDL代碼風(fēng)格, 產(chǎn)生和驗(yàn)證時(shí)序約束的正確方法, 和如何利用分析和布局規(guī)劃工具分配時(shí)鐘和管腳,產(chǎn)生...

2018-05-23 標(biāo)簽：fpga xilinx hdl 4.9k 0

一文讀懂什么是數(shù)字 IC 設(shè)計(jì)

數(shù)字 IC 設(shè)計(jì)是一個(gè)程序過(guò)程，涉及將規(guī)格和功能轉(zhuǎn)換為數(shù)字塊，然后進(jìn)一步轉(zhuǎn)換為邏輯電路。許多與數(shù)字 IC 設(shè)計(jì)相關(guān)的限制來(lái)自代工工藝和技術(shù)限制。 ...

2023-03-16 標(biāo)簽：邏輯電路 HDL 數(shù)字IC 4.8k 0

如何進(jìn)行FPGA設(shè)計(jì)開(kāi)發(fā)FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧說(shuō)明

大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到...

2018-12-15 標(biāo)簽：FPGA EDA HDL 4.7k 0

二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)

節(jié)通過(guò)硬件描述語(yǔ)言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)。

2023-08-28 標(biāo)簽：編碼器 Verilog HDL 4.6k 0

淺談DC綜合工具的工作流程

在電路設(shè)計(jì)自動(dòng)化的時(shí)代，綜合工具的作用不言而喻，通過(guò)綜合，設(shè)計(jì)人員能夠獲得自己所設(shè)計(jì)模塊的規(guī)模、時(shí)序性能和關(guān)鍵路徑等有用信息，進(jìn)而指導(dǎo)自己優(yōu)化設(shè)計(jì)結(jié)構(gòu)。...

2023-06-19 標(biāo)簽：電路設(shè)計(jì)HDL DC 4.6k 0

System Generator for DSP的設(shè)計(jì)流程

了解將2014.x Ultrascale內(nèi)存IP級(jí)I / O約束遷移到2015.1版本所涉及的過(guò)程，其中I / O現(xiàn)在在頂級(jí)約束文件中定義。

2018-11-22 標(biāo)簽：dsp 賽靈思 hdl 4.5k 0

深入理解FPGA Verilog HDL語(yǔ)法(一)

今天給大俠帶來(lái)的是一周掌握FPGA Verilog HDL 語(yǔ)法，今天開(kāi)啟第一天，下面咱們廢話就不多說(shuō)了，一起來(lái)看看吧。

2022-07-18 標(biāo)簽：fpga Verilog HDL 4.4k 1

EDA邏輯綜合概念邏輯綜合三個(gè)步驟

邏輯綜合是電子設(shè)計(jì)自動(dòng)化（EDA）中的一個(gè)重要步驟，用于將高級(jí)語(yǔ)言或硬件描述語(yǔ)言（HDL）表示的電路描述轉(zhuǎn)換為門級(jí)電路的過(guò)程。

2023-06-19 標(biāo)簽：eda HDL 鎖存器 4.2k 0

使用Vivado Block Design設(shè)計(jì)解決項(xiàng)目繼承性問(wèn)題

使用Vivado Block Design設(shè)計(jì)解決了項(xiàng)目繼承性問(wèn)題，但是還有個(gè)問(wèn)題，不知道大家有沒(méi)有遇到，就是新設(shè)計(jì)的自定義 RTL 文件無(wú)法快速的添加...

2023-02-13 標(biāo)簽：HDL RTL AXI總線 4.2k 0

FPGA入門之FPGA 開(kāi)發(fā)流程

FPGA 的設(shè)計(jì)流程就是利用 EDA 開(kāi)發(fā)軟件和編程工具對(duì) FPGA 芯片進(jìn)行開(kāi)發(fā)的過(guò)程。原理圖和HDL(Hardware description la...

2023-03-21 標(biāo)簽：fpga 芯片 eda 4.1k 0

System Generator設(shè)計(jì)工具的基本介紹

了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能，包括更好地處理物理優(yōu)化和自動(dòng)增量編譯流程。

2018-11-22 標(biāo)簽：賽靈思仿真 hdl 4k 0

芯片設(shè)計(jì)包含哪些內(nèi)容芯片設(shè)計(jì)流程詳解

芯片設(shè)計(jì)分為前端設(shè)計(jì)和后端設(shè)計(jì)，前端設(shè)計(jì)（也稱邏輯設(shè)計(jì)）和后端設(shè)計(jì)（也稱物理設(shè)計(jì)）并沒(méi)有統(tǒng)一嚴(yán)格的界限，涉及到與工藝有關(guān)的設(shè)計(jì)就是后端設(shè)計(jì)。

2023-07-19 標(biāo)簽：芯片設(shè)計(jì)HDL 后端設(shè)計(jì) 3.9k 0

如何在Vivado中添加時(shí)序約束

前面幾篇文章已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束基礎(chǔ)知識(shí)以及常用的時(shí)序約束命令，相信大家已經(jīng)基本掌握了時(shí)序約束的方法。

2023-06-23 標(biāo)簽：fpga HDL 編輯器 3.8k 0

FPGA入門必備：Testbench仿真文件編寫實(shí)例詳解

在編寫完HDL代碼后，往往需要通過(guò)仿真軟件Modelsim或者Vivadao自帶的仿真功能對(duì)HDL代碼功能進(jìn)行驗(yàn)證，此時(shí)我們需要編寫Testbench文...

2024-04-29 標(biāo)簽：FPGA HDL DUT 3.6k 0

基于fpga的信號(hào)發(fā)生器設(shè)計(jì)方案

信號(hào)發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號(hào)輸出，目前僅限于1Hz~4999Hz頻率范圍，波形可選擇三角波，方波，鋸齒波，以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...

2023-07-26 標(biāo)簽：fpga HDL 信號(hào)發(fā)生器 3.6k 0

一文詳解Verilog HDL

Verilog HDL（Hardware Description Language）是一種硬件描述語(yǔ)言，用于從算法級(jí)、門級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)...

2025-03-17 標(biāo)簽：FPGA 寄存器 Verilog 3.5k 0

使用Verilog硬件描述語(yǔ)言練習(xí)加法器設(shè)計(jì)

半加器是由一個(gè)異或門和一個(gè)與門連接而成的組合邏輯電路。半加器電路有兩個(gè)輸入：A 和 B，它們將兩個(gè)輸入數(shù)字相加并產(chǎn)生一個(gè)進(jìn)位和一個(gè)和。

2022-10-26 標(biāo)簽：Verilog HDL 加法器 3.4k 0

TOPIC公司創(chuàng)建基于賽靈思的開(kāi)發(fā)板加速嵌入式開(kāi)發(fā)

如果需要的話，客戶可以添加他們自己的濾波器到這個(gè)參考設(shè)計(jì)，按照Dyplo的設(shè)計(jì)流程，轉(zhuǎn)換成HDL代碼。

2019-07-25 標(biāo)簽：半導(dǎo)體 HDL 開(kāi)發(fā)板 3.4k 0

System Generator實(shí)現(xiàn)串口通信（一行HDL代碼都不用寫）

一直都在System Generator下做圖像處理相關(guān)的算法，感覺(jué)SysGen挺強(qiáng)大的，前幾天突發(fā)奇想，能否直接用SysGen實(shí)現(xiàn)數(shù)據(jù)的通信呢，畢竟一...

2017-02-10 標(biāo)簽：HDL 串口通信 System Generator 3.3k 0

上一頁(yè) 123 4 5 6 7 下一頁(yè)

相關(guān)話題

換一批

高云半導(dǎo)體

高云半導(dǎo)體

+關(guān)注

廣東高云半導(dǎo)體科技股份有限公司提供編程設(shè)計(jì)軟件、IP核、參考設(shè)計(jì)、演示板等服務(wù)的完整FPGA芯片解決方案。
Zedboard

Zedboard

+關(guān)注

ZedBoard是基于Xilinx Zynq?-7000擴(kuò)展式處理平臺(tái)（EPP）的低成本開(kāi)發(fā)板。此板可以運(yùn)行基于Linux，Android，Windows?或其他OS/ RTOS的設(shè)計(jì)。
I2S

I2S

+關(guān)注

I2S總線，又稱集成電路內(nèi)置音頻總線，是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，該總線專門用于音頻設(shè)備之間的數(shù)據(jù)傳輸，廣泛應(yīng)用于各種多媒體系統(tǒng)。
SoC FPGA

SoC FPGA

+關(guān)注
簡(jiǎn)單PLD

簡(jiǎn)單PLD

+關(guān)注
邏輯芯片

邏輯芯片

+關(guān)注

邏輯芯片又叫可編程邏輯器件，英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。
UltraScale

UltraScale

+關(guān)注
16nm

16nm

+關(guān)注
三人表決器

三人表決器

+關(guān)注
Samtec

Samtec

+關(guān)注

Samtec(申泰)公司是一家總部位于美國(guó)，致力于研發(fā)和生產(chǎn)高速數(shù)據(jù)通信連接器的供應(yīng)商，Samtec連接器使用100%液晶聚合物以及純磷青銅和鈹銅制造，擁有軍品級(jí)的技術(shù)參數(shù)，其產(chǎn)品包括各種通用標(biāo)準(zhǔn)的連接器以及通信線纜，并且為客戶提供解決方案。
HLS

HLS

+關(guān)注

HLS（HTTP Live Streaming）是Apple的動(dòng)態(tài)碼率自適應(yīng)技術(shù)。主要用于PC和Apple終端的音視頻服務(wù)。包括一個(gè)m3u（8）的索引文件，TS媒體分片文件和key加密串文件。
NCO

NCO

+關(guān)注
信息娛樂(lè)系統(tǒng)

信息娛樂(lè)系統(tǒng)

+關(guān)注
顯示模塊

顯示模塊

+關(guān)注
京微雅格

京微雅格

+關(guān)注

　　京微雅格（北京）科技有限公司致力于為系統(tǒng)制造商提供高集成度、高靈活性、高性價(jià)比的可編程邏輯器件、可重構(gòu)微處理器及相關(guān)軟件設(shè)計(jì)工具
智能魔鏡

智能魔鏡

+關(guān)注

隨著物聯(lián)網(wǎng)技術(shù)的發(fā)展，搭載這一技術(shù)的家電也越來(lái)越多的出現(xiàn)，今年十分火熱的智能音箱就是物聯(lián)網(wǎng)技術(shù)和人工智能結(jié)合的代表，智能魔鏡這種基安防，終端，自動(dòng)化，人工智能的物聯(lián)網(wǎng)產(chǎn)品已經(jīng)成為了不可阻擋的趨勢(shì)，在未來(lái)，將更加全面、智能、便捷的走進(jìn)越來(lái)越多人們的生活。
Cyclone V

Cyclone V

+關(guān)注
Digilent

Digilent

+關(guān)注
iCE40

iCE40

+關(guān)注

　　為了滿足市場(chǎng)需求，萊迪思發(fā)布了iCE40 Ultra?產(chǎn)品系列。據(jù)萊迪思總裁兼CEO Darin G. Billerbeck介紹，相比競(jìng)爭(zhēng)對(duì)手的解決方案，iCE40 Ultra FPGA在提供5倍更多功能的同時(shí)減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。
空中客車

空中客車

+關(guān)注

空中客車公司（Airbus，又稱空客、空中巴士），是歐洲一家飛機(jī)制造、研發(fā)公司，1970年12月于法國(guó)成立。空中客車公司的股份由歐洲宇航防務(wù)集團(tuán)公司（EADS）100%持有。
諧振變換器

諧振變換器

+關(guān)注

諧振變換器主要包括三種基本的類型：串聯(lián)諧振變換器（SRC）、并聯(lián)諧振變換器（PRC）和串并聯(lián)諧振變換器（SPRC）。諧振變換器由開(kāi)關(guān)網(wǎng)絡(luò)Ns、諧振槽路NT、整流電路NR、低通濾波器NF等部分組成。
工業(yè)電機(jī)

工業(yè)電機(jī)

+關(guān)注
efpga

efpga

+關(guān)注

eFPGA，全稱為嵌入式FPGA（Embedded FPGA），顧名思義是將類似于FPGA的可編程邏輯陣列“嵌入”到ASIC或SoC中。
圖像信號(hào)處理器

圖像信號(hào)處理器

+關(guān)注
UltraScale架構(gòu)

UltraScale架構(gòu)

+關(guān)注
時(shí)鐘驅(qū)動(dòng)器

時(shí)鐘驅(qū)動(dòng)器

+關(guān)注
數(shù)字預(yù)失真

數(shù)字預(yù)失真

+關(guān)注
TMS320C6416

TMS320C6416

+關(guān)注
BB-Black

BB-Black

+關(guān)注
數(shù)字秒表

數(shù)字秒表

+關(guān)注

換一批

電機(jī)控制	DSP	氮化鎵	功率放大器	ChatGPT	自動(dòng)駕駛	TI	瑞薩電子
BLDC	PLC	碳化硅	二極管	OpenAI	元宇宙	安森美	ADI
無(wú)刷電機(jī)	FOC	IGBT	逆變器	文心一言	5G	英飛凌	羅姆
直流電機(jī)	PID	MOSFET	傳感器	人工智能	物聯(lián)網(wǎng)	NXP	賽靈思
步進(jìn)電機(jī)	SPWM	充電樁	IPM	機(jī)器視覺(jué)	無(wú)人機(jī)	三菱電機(jī)	ST
伺服電機(jī)	SVPWM	光伏發(fā)電	UPS	AR	智能電網(wǎng)	國(guó)民技術(shù)	Microchip

瑞薩	沁恒股份	全志	國(guó)民技術(shù)	瑞芯微	兆易創(chuàng)新	芯海科技	Altium
德州儀器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	納芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	揚(yáng)興科技
microchip	TDK	Rohm	Silicon Labs	圣邦微電子	安費(fèi)諾工業(yè)	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	樂(lè)鑫	Realtek	ERNI電子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飛凌
Nexperia	Lattice	KEMET	順絡(luò)電子	霍尼韋爾	pulse	ISSI	NXP
Xilinx	廣瀨電機(jī)	金升陽(yáng)	君耀電子	聚洵	Liteon	新潔能	Maxim
MPS	億光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	風(fēng)華高科	WINBOND	長(zhǎng)晶科技	晶導(dǎo)微電子	上海貝嶺	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	運(yùn)算放大器	差動(dòng)放大器	電流感應(yīng)放大器	比較器	儀表放大器	可變?cè)鲆娣糯笃?	隔離放大器
時(shí)鐘	時(shí)鐘振蕩器	時(shí)鐘發(fā)生器	時(shí)鐘緩沖器	定時(shí)器	寄存器	實(shí)時(shí)時(shí)鐘	PWM 調(diào)制器
視頻放大器	功率放大器	頻率轉(zhuǎn)換器	揚(yáng)聲器放大器	音頻轉(zhuǎn)換器	音頻開(kāi)關(guān)	音頻接口	音頻編解碼器
模數(shù)轉(zhuǎn)換器	數(shù)模轉(zhuǎn)換器	數(shù)字電位器	觸摸屏控制器	AFE	ADC	DAC	電源管理
線性穩(wěn)壓器	LDO	開(kāi)關(guān)穩(wěn)壓器	DC/DC	降壓轉(zhuǎn)換器	電源模塊	MOSFET	IGBT
振蕩器	諧振器	濾波器	電容器	電感器	電阻器	二極管	晶體管
變送器	傳感器	解析器	編碼器	陀螺儀	加速計(jì)	溫度傳感器	壓力傳感器
電機(jī)驅(qū)動(dòng)器	步進(jìn)驅(qū)動(dòng)器	TWS	BLDC	無(wú)刷直流驅(qū)動(dòng)器	濕度傳感器	光學(xué)傳感器	圖像傳感器
數(shù)字隔離器	ESD 保護(hù)	收發(fā)器	橋接器	多路復(fù)用器	氮化鎵	PFC	數(shù)字電源

開(kāi)關(guān)電源	步進(jìn)電機(jī)	無(wú)線充電	LabVIEW	EMC	PLC	OLED	單片機(jī)
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	藍(lán)牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太網(wǎng)	仿真器	RISC	RAM	寄存器	GPU
語(yǔ)音識(shí)別	萬(wàn)用表	CPLD	耦合	電路仿真	電容濾波	保護(hù)電路	看門狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	閾值電壓	UART	機(jī)器學(xué)習(xí)	TensorFlow

Arduino	BeagleBone	樹(shù)莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	華秋DFM	Keil	MATLAB	MPLAB	Quartus

亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

搜索歷史

hdl

hdl技術(shù)

相關(guān)標(biāo)簽

相關(guān)話題

關(guān)注此標(biāo)簽的用戶(8人)

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB設(shè)計(jì)：PADS教程，PADS視頻教程	鄭振宇老師：Altium Designer教程，Altium Designer視頻教程
張飛實(shí)戰(zhàn)電子視頻教程	朱有鵬老師：海思HI3518e教程，HI3518e視頻教程
李增老師：信號(hào)完整性教程，高速電路仿真教程	華為鴻蒙系統(tǒng)教程，HarmonyOS視頻教程
賽盛：EMC設(shè)計(jì)教程，EMC視頻教程	杜洋老師：STM32教程，STM32視頻教程
唐佐林：c語(yǔ)言基礎(chǔ)教程，c語(yǔ)言基礎(chǔ)視頻教程	張飛：BUCK電源教程，BUCK電源視頻教程
正點(diǎn)原子：FPGA教程，F(xiàn)PGA視頻教程	韋東山老師：嵌入式教程，嵌入式視頻教程
張先鳳老師：C語(yǔ)言基礎(chǔ)視頻教程	許孝剛老師：Modbus通訊視頻教程
王振濤老師：NB-IoT開(kāi)發(fā)視頻教程	Mill老師：FPGA教程，Zynq視頻教程
C語(yǔ)言視頻教程	RK3566芯片資料合集
朱有鵬老師：U-Boot源碼分析視頻教程	開(kāi)源硬件專題