完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12776個(gè) 瀏覽:628773次 帖子:7979個(gè)
2
0
用FPGA配置lmk04616,如果用電平轉(zhuǎn)換連接lmk04616的spi數(shù)字接口1.8V管腳,用什么轉(zhuǎn)換器合適?
標(biāo)簽:FPGA電平轉(zhuǎn)換時(shí)鐘管理 328 2
3
0
做一個(gè)信號(hào)發(fā)生器,用FPGA產(chǎn)生正弦數(shù)字信號(hào),然后選用DAC8830作為數(shù)字轉(zhuǎn)模擬,有雜波的原因?
標(biāo)簽:FPGA數(shù)字信號(hào)信號(hào)發(fā)生器 327 3
3
0
ADC324x的CLK和SYSREF信號(hào)由CDCE62005提供合適嗎?是否還需要向FPGA提供SYSREF信號(hào)?
標(biāo)簽:FPGA模數(shù)轉(zhuǎn)換器 326 3
3
0
ADC12DJ3200采樣數(shù)據(jù)在FPGA端隨機(jī)性出現(xiàn)錯(cuò)點(diǎn),是什么原因?
標(biāo)簽:FPGA采樣數(shù)據(jù)adc12dj3200 324 3
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |