基于FPGA的DES、3DES硬件加密技術(shù)

基于FPGA的DES、3DES硬件加密技術(shù) 傳統(tǒng)的加密工作是通過在主機(jī)上運(yùn)行加密軟件實(shí)現(xiàn)的。這種方法除占用主機(jī)資源外，運(yùn)算速度較慢，安全性也較差。

2009-07-26 標(biāo)簽：fpgades 1.9k 0

用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào)

前言 FPGA（現(xiàn)場(chǎng)可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來的，并將二者的特性結(jié)

2009-06-20 標(biāo)簽：FPGA 755 0

基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可編程嵌入式

摘要：介紹了基于Ｖｉｒｔｅｘ系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可編程通用信號(hào)處理背板的設(shè)計(jì)和制作；并對(duì)Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特點(diǎn)進(jìn)行了分析

2009-06-20 標(biāo)簽：fpgavirtex 1.1k 0

利用FPGA現(xiàn)小型聲納的片上系統(tǒng)集成

摘要：介紹大規(guī)模、高速度的ＦＰＧＡ在小型漁用聲納系統(tǒng)設(shè)計(jì)中的應(yīng)用。在該系統(tǒng)設(shè)計(jì)中，采用了Ｘｉｌｉｎｘ公司的ＦＰＧＡ芯片ＸＣＳ４０作為主要器件，基本上將整個(gè)

2009-06-20 標(biāo)簽：FPGA 1.2k 0

容錯(cuò)系統(tǒng)中的自校驗(yàn)技術(shù)及實(shí)現(xiàn)方法

摘 要： 闡述了自校驗(yàn)技術(shù)在容錯(cuò)系統(tǒng)中的作用，給出了自校驗(yàn)網(wǎng)絡(luò)實(shí)現(xiàn)原理及實(shí)現(xiàn)方法，指出用VHDL語言結(jié)合FPGA/CPLD是實(shí)現(xiàn)大規(guī)模自校驗(yàn)網(wǎng)絡(luò)的有效途徑。

2009-06-20 標(biāo)簽：fpgavhdl 727 0

利用FPGA實(shí)現(xiàn)模式可變的衛(wèi)星數(shù)據(jù)存儲(chǔ)器糾錯(cuò)系統(tǒng)

摘要：比較討論了航天器數(shù)據(jù)存儲(chǔ)器中漢明碼和TMR兩種典型糾錯(cuò)系統(tǒng)的原理、實(shí)現(xiàn)以及數(shù)據(jù)可靠性的估計(jì)，在此基礎(chǔ)上提出了一種集成這兩種系統(tǒng)模式并可在實(shí)際應(yīng)

2009-06-20 標(biāo)簽：FPGA 715 0

基于生物學(xué)的電子電路設(shè)計(jì)

摘要： 介紹了可進(jìn)化硬件的機(jī)理和相關(guān)技術(shù)，著重闡述了一種基于進(jìn)化論中遺傳算法的大規(guī)模電子電路設(shè)計(jì)方法，分析了如何通過可進(jìn)化硬件的機(jī)理來實(shí)現(xiàn)復(fù)雜系

2009-06-20 標(biāo)簽：fpga 668 0

基于FPGA的多路脈沖重復(fù)頻率跟蹤器

摘要： 在反輻射導(dǎo)彈的雷達(dá)導(dǎo)引頭中，信號(hào)跟蹤器的實(shí)時(shí)性是影響系統(tǒng)性能的重要因素之一。介紹了利用高性能FPGA豐富的資源實(shí)現(xiàn)的多路脈沖重復(fù)頻率跟

2009-06-20 標(biāo)簽：FPGA 725 0

基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究

摘要： 毫米波多目標(biāo)信號(hào)形成是實(shí)現(xiàn)毫米波雷達(dá)模擬器的關(guān)鍵技術(shù)，要求目標(biāo)分辨精度高、時(shí)延差值達(dá)ns級(jí)是其顯著特點(diǎn)。介紹一種基于可編程邏輯器件FPGA的多目

2009-06-20 標(biāo)簽：FPGA 830 0

基于CPLD/FPGA的出租車計(jì)費(fèi)器

摘要： 介紹了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊

2009-06-20 標(biāo)簽：FPGACPLD 1.4k 0

基于狀態(tài)機(jī)和流水線技術(shù)的3DES加密算法及其FPGA設(shè)計(jì)

摘要： 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)

2009-06-20 標(biāo)簽：FPGA 1.3k 0

一種基于FPGA的誤碼性能測(cè)試方案

摘要：提出了一種基于FPGA的誤碼測(cè)試方案，并簡(jiǎn)要介紹了該方案的設(shè)計(jì)思想。 關(guān)鍵詞：誤碼儀 數(shù)字微波傳輸 ACEX1K系列FPGA

2009-06-20 標(biāo)簽：FPGA 1.1k 0

基于FPGA的高速高精度頻率測(cè)量的研究

摘要：以FPGA為核心的高速高精度的頻率測(cè)量，不同于常用測(cè)頻法和測(cè)周期法。本文介紹的測(cè)頻方法，不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局

2009-06-20 標(biāo)簽：FPGA 1.3k 0

基于FPGA的核物理實(shí)驗(yàn)定標(biāo)器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹使用現(xiàn)代EDA手段設(shè)計(jì)核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。新的定標(biāo)器利用FPGA技術(shù)對(duì)系統(tǒng)中大量電路進(jìn)行集成，結(jié)合AT89C51單片...

2009-06-20 標(biāo)簽：FPGA 1.2k 0

用FPGA實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離的高精度傳輸

摘要：詳細(xì)闡述一種利用交錯(cuò)編碼的思想，來改遠(yuǎn)距離通信質(zhì)量的新設(shè)計(jì)。設(shè)計(jì)由FPGA芯片實(shí)現(xiàn)，能很方便加載到各種單片機(jī)有線或無線通信系統(tǒng)的收發(fā)接口中。通

2009-06-20 標(biāo)簽：FPGA 909 0

一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究

摘要：簡(jiǎn)略介紹了超聲探傷的基本原理，并在此基礎(chǔ)上提出了一種基于FPGA的A型數(shù)字式超聲系統(tǒng)的構(gòu)成方式，著重介紹了系統(tǒng)的硬件構(gòu)成。其中，基于FPGA

2009-06-20 標(biāo)簽：FPGA 683 0

基于FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)接口板卡的設(shè)計(jì)與

摘要： 介紹基于ＦＰＧＡ芯片實(shí)現(xiàn)的機(jī)載合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)接口板卡。該接口板卡負(fù)責(zé)將輸入數(shù)據(jù)緩存和信息格式轉(zhuǎn)換，然后打包成處理機(jī)需要的數(shù)據(jù)

2009-06-20 標(biāo)簽：FPGA 1k 0

基于FPGA的新型諧波分析儀設(shè)計(jì)

摘要： 給出一種基于FPGA的新型諧波分析儀的設(shè)計(jì)方案。在該方案中，采用FPGA實(shí)現(xiàn)快速的FFT運(yùn)算，使用實(shí)時(shí)操作系統(tǒng)結(jié)合Ethernet芯片實(shí)現(xiàn)TCP...

2009-06-20 標(biāo)簽：FPGA 780 0

DSP FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

摘 要 ：數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境，而可編程邏輯器件具有高度靈活的可配置性。本文描述了通過采用TMS320C32浮點(diǎn)...

2009-06-20 標(biāo)簽：DSPFPGA 969 0