完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 設(shè)計
設(shè)計是 把一種設(shè)想 通過合理的規(guī)劃 周密的計劃 通過各種感覺形式傳達(dá)出來的過程。人類通過勞動改造世界,創(chuàng)造文明,創(chuàng)造物質(zhì)財富和精神財富,而最基礎(chǔ)、最主要的創(chuàng)造活動是造物。設(shè)計便是造物活動進(jìn)行預(yù)先的計劃,可以把任何造物活動的計劃技術(shù)和計劃過程理解為設(shè)計。
文章:347個 瀏覽:71092次 帖子:220個
利用DSP48E2 Slice中的寬MUX產(chǎn)品反饋
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
調(diào)節(jié)2in1寬高比設(shè)計屏幕的技巧
Luke Wroblewski提供了一些關(guān)于如何為不斷增加的寬高比設(shè)計屏幕的一些很好的技巧。
Vivado Design Suite設(shè)計套件的UltraFast設(shè)計方法的介紹
UltraFast設(shè)計方法對您在Vivado Design Suite中的成功至關(guān)重要。 介紹UltraFast for Vivado并了解可用的材料...
這可以幫助教師獲得授課靈感,讓學(xué)生更好地學(xué)習(xí)編程,也能夠幫助初創(chuàng)公司設(shè)計和發(fā)展其產(chǎn)品。我們與客戶緊密合作,通過將其產(chǎn)品投放于我們的分銷渠道中,幫助大家優(yōu)...
2019-08-05 標(biāo)簽:研發(fā)設(shè)計創(chuàng)客 2.9k 0
數(shù)字設(shè)計FPGA應(yīng)用:時鐘同步狀態(tài)機及其設(shè)計流程
狀態(tài)機可歸納為4個要素,即現(xiàn)態(tài)、條件、動作、次態(tài)。這樣的歸納,主要是出于對狀態(tài)機的內(nèi)在因果關(guān)系的考慮?!艾F(xiàn)態(tài)”和“條件”是因,“動作”和“次態(tài)”是果。
使用設(shè)計可以更快,更輕松地填寫在線表單,并且更加用戶友好。 Luke Wroblewski提供了一些提示和技巧,讓您的用戶的生活更輕松.
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
EC2 F1實例的設(shè)計流程與SDAccel優(yōu)勢的介紹
觀看此視頻,了解EC2 F1實例的開發(fā)人員設(shè)計流程概述。 了解SDAccel的優(yōu)勢,包括標(biāo)準(zhǔn)OpenCL API及其與優(yōu)化RTL內(nèi)核的兼容性。
本集討論了具有高投資回報率的用法類型,以及如何以及為什么要優(yōu)先使用幫助用法。
UltraScale+器件設(shè)計的科學(xué)成果分享
加入Xilinx技術(shù)營銷工程師Eric Crabill,他分享了我們商用UltraScale +器件設(shè)計中應(yīng)用的科學(xué)成果,該器件具有出色的可靠性,可用性...
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計平臺的演示
高級系統(tǒng)架構(gòu)師Paul Zoratti演示了針對四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計平臺。
了解如何為UltraScale +設(shè)計添加額外的安全級別。 該視頻演示了如何防止差分功耗分析(DPA),以在比特流配置之上增加額外的安全性。
了解SelectIO體系結(jié)構(gòu)的詳細(xì)信息,包括使用純模式或組件模式以及如何開始使用純模式或組件模式進(jìn)行設(shè)計。 該視頻還介紹了高速SelectIO向?qū)У谋?..
數(shù)字設(shè)計FPGA應(yīng)用:按鍵掃描設(shè)計
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線,全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用,并循序漸進(jìn)...
在異步設(shè)計中,完全避免亞穩(wěn)態(tài)是不可能的。因此,設(shè)計的基本思路應(yīng)該是:首先盡可能減少出現(xiàn)亞穩(wěn)態(tài)的可能性,其次是盡可能減少出現(xiàn)亞穩(wěn)態(tài)并給系統(tǒng)帶來危害的可能性。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |