完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 時鐘
時鐘是生活中常用的一種計(jì)時器，人們通過它來記錄時間。至今為止，在中國歷史上有留下記載的四代計(jì)時器分別為：日晷、沙漏、機(jī)械鐘、石英鐘。
文章：1150個 瀏覽：134382次 帖子：2019個
網(wǎng)絡(luò)設(shè)備一定離不開MAC和PHY，有MAC和PHY的地方就有相應(yīng)的接口，無論看得見或者看不見，它就在那里，不悲不喜。在以太網(wǎng)中，這個接口就是介質(zhì)無關(guān)接口...
時鐘是FPGA設(shè)計(jì)中最重要的信號，F(xiàn)PGA系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的上升沿或者下降沿進(jìn)行。
實(shí)現(xiàn)任意整數(shù)分頻的原理與方法講解
分頻器是一種基本電路，通常用來對某個給定頻率進(jìn)行分頻，得到所需的頻率。整數(shù)分頻器的實(shí)現(xiàn)非常簡單，可采用標(biāo)準(zhǔn)的計(jì)數(shù)器，也可以采用可編邏輯器件設(shè)計(jì)實(shí)現(xiàn)。但在...
2019-11-20 標(biāo)簽：分頻器計(jì)數(shù)器時鐘 7.9k 0
時序分析的主要對象是：在REG2中，時鐘信號CLK經(jīng)過路徑③的有效沿，與從REG1寄存器輸出的數(shù)據(jù)經(jīng)過路徑①到達(dá)REG2的D端時的關(guān)系。
基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中大都推薦采用同步時序的設(shè)計(jì)，也就是單時鐘系統(tǒng)。但是實(shí)際的工程中，純粹單時鐘系統(tǒng)設(shè)計(jì)的情況很少，特別是設(shè)計(jì)模塊與外圍芯片的通信...
數(shù)字設(shè)計(jì)FPGA應(yīng)用：時鐘同步狀態(tài)機(jī)的設(shè)計(jì)
狀態(tài)機(jī)由狀態(tài)寄存器和組合邏輯電路構(gòu)成，能夠根據(jù)控制信號按照預(yù)先設(shè)定的狀態(tài)進(jìn)行狀態(tài)轉(zhuǎn)移，是協(xié)調(diào)相關(guān)信號動作、完成特定操作的控制中心。
2019-12-04 標(biāo)簽：fpga時鐘狀態(tài)機(jī) 3.5k 0
FPGA視頻教程：BJ-EPM240學(xué)習(xí)板-MAX II內(nèi)部震動時鐘使用實(shí)驗(yàn)
Altera的MAX? II 系列在所有CPLD系列中，其單位I/O引腳的功耗和成本都是最低的。MAX II CPLD支持高級功能集成，以降低系統(tǒng)設(shè)計(jì)成本。
深入淺出玩轉(zhuǎn)FPGA視頻：MAX II內(nèi)部震動時鐘使用實(shí)驗(yàn)
Altera的MAX? II 系列在所有CPLD系列中，其單位I/O引腳的功耗和成本都是最低的。不但具有傳統(tǒng)CPLD設(shè)計(jì)的低成本特性，MAX II CP...
FPGA之項(xiàng)目實(shí)戰(zhàn)篇：LED外設(shè)進(jìn)階
我們例舉三人表決器、數(shù)字時鐘、多終端點(diǎn)歌系統(tǒng)、數(shù)字示波器這四個實(shí)際的工程項(xiàng)目，手把手帶領(lǐng)大家從分析工程、分解工程、到最終實(shí)現(xiàn)工程。通過逐個解決工程中的實(shí)...
針對普通時鐘系統(tǒng)存在著限制時鐘頻率的弊端，人們設(shè)計(jì)了一種新的時序系統(tǒng)，稱之為源同步時序系統(tǒng)。它最大的優(yōu)點(diǎn)就是大大提升了總線的速度，在理論上信號的傳送可以...
差分時鐘是將數(shù)據(jù)從源傳送到目的地有兩種常用的電氣方法。一種方法使用“單端”發(fā)信號概念，它在發(fā)射機(jī)和接收機(jī)之間使用兩個導(dǎo)體。
2019-12-20 標(biāo)簽：數(shù)據(jù)時鐘時序 2.6k 0
FPGA中的時序問題是一個比較重要的問題，時序違例，尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現(xiàn)。建立時間和保持時間是FPGA時序約...
FPGA之FIFO練習(xí)3：設(shè)計(jì)思路
根據(jù)FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步...
異步雙方不需要共同的時鐘，也就是接收方不知道發(fā)送方什么時候發(fā)送，所以在發(fā)送的信息中就要有提示接收方開始接收的信息，如開始位，同時在結(jié)束時有停止位。
STM32的SysTick時鐘源是來自Cortex系統(tǒng)定時器嗎？
初始化調(diào)用這段代碼之后，SysTick將會實(shí)現(xiàn)1ms中斷一次。這段代碼實(shí)現(xiàn)1ms中斷一次相信大家都能理解，但是這里SysTick初始化和上面說的時鐘『/...
需要學(xué)習(xí)并了解Linux時鐘的原理及其應(yīng)用
除了wall time，linux系統(tǒng)中也需要了解系統(tǒng)自啟動以來過去了多少的時間，這時候，我們可以把鐘表的epoch調(diào)整成系統(tǒng)的啟動時間點(diǎn)，這時候獲取系...
主要設(shè)計(jì)代碼如下，通過localparam DIV_PEREM指定分頻計(jì)數(shù)值。分頻計(jì)數(shù)器為cnt,當(dāng)enable為高時，cnt開始循環(huán)的從0遞增到DIV...
2019-02-04 標(biāo)簽：寄存器計(jì)數(shù)器時鐘 7.5k 0
基于軟件的時鐘的設(shè)計(jì)方案與應(yīng)用
時鐘周期是信號連續(xù)上升沿之間的時間。頻率是上升沿出現(xiàn)的速率（即1/周期）。時間或頻率表征時鐘。在軟件中，要跟蹤時鐘，您只需存儲其中一個值。在本文中，這些...
集成電路SOC的時鐘源震蕩死機(jī)現(xiàn)象的分析與排除
交換芯片+主控CPU，CPU通過SMI控制交換芯片，CPU提供復(fù)位信號和25MHz時鐘給交換芯片，交換芯片與CPU數(shù)據(jù)報文交互通過RMII。主控CPU在...
由于微控制器激增到越來越多的權(quán)力受限的設(shè)計(jì)，加工效率成為越來越多的關(guān)注，以系統(tǒng)設(shè)計(jì)。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
