如今的嵌入式系統(tǒng)已經滲透到我們生活的每個角落，其中包含微處理器、微控制器、DSP、RAM、EPROM、FPGA、模數(shù)轉換器、數(shù)模轉換器和I/O電子單元。這些設備在傳統(tǒng)上一直使用并行總線相互通信及與外部世界通信。然而今天，嵌入式系統(tǒng)設計中使用的越來越多的構件將用串行總線代替并行總線，這也給嵌入式系統(tǒng)設計人員帶來了重大挑戰(zhàn)。本文討論了嵌入式系統(tǒng)設計人員的常用挑戰(zhàn)，及怎樣使用示波器中的功能來解決這些挑戰(zhàn)。

　　在并行結構中，總線的每個組件都有自己的信號路徑?？赡苡?6條地址線、16條數(shù)據(jù)線、一條時鐘線和各種其它控制信號。通過總線發(fā)送的地址或數(shù)據(jù)值會通過所有并行線路同時傳送。因此，使用大多數(shù)示波器和邏輯分析儀中的狀態(tài)觸發(fā)或碼型觸發(fā)功能觸發(fā)關心的事件相對簡便。同時，可以簡便地了解在示波器或邏輯分析儀顯示屏上捕獲的數(shù)據(jù)。例如，使用邏輯分析儀從微控制器中采集時鐘線、地址線、數(shù)據(jù)線和控制線信號。通過使用狀態(tài)觸發(fā)，隔離了要查找的總線。為“解碼”總線上發(fā)生的情況，需要查看每條地址線、數(shù)據(jù)線和控制線的邏輯狀態(tài)。

　　在串行總線中，所有這些信息都必須以串行方式在相同的少數(shù)或一條導線上發(fā)送。這意味著一個信號可能包括地址信怠、控制信息、數(shù)據(jù)信息和時鐘信息。這條消息包含幀頭、標識符（地址）、數(shù)據(jù)長度代碼、數(shù)據(jù)、CRC和幀尾及少量其它控制位。時鐘嵌入在數(shù)據(jù)中，使用填充位保證接收設備擁有數(shù)量充足的邊沿鎖定時鐘，這使情況變得進一步復雜化。即使是經過訓練的眼睛，也很難迅速了解這一消息的內容?，F(xiàn)在想象一下這是一條有問題的消息，一天只發(fā)生一次，您需要觸發(fā)采集這條消息。傳統(tǒng)示波器和邏輯分析儀不能有效處理這類信號。

　　即使是比較簡單的串行標準，如I2C，與并行協(xié)議相比，觀察總線上傳輸?shù)膬热萑砸黠@困難得多?，F(xiàn)在有一種更好的方式，測試嵌入式系統(tǒng)設計中使用的最常用的低速串行標準。