ADP5023在一個(gè)24引腳4 mm × 4 mm小型LFCSP封裝中集成了兩個(gè)高性能降壓調(diào)節(jié)器和一個(gè)低壓差調(diào)節(jié)器(LDO)，可滿足嚴(yán)苛的性能和電路板空間要求。
降壓調(diào)節(jié)器的高開關(guān)頻率支持小型多層外部器件，并使電路板空間降至較小。當(dāng)MODE引腳設(shè)置為高電平時(shí)，降壓調(diào)節(jié)器以強(qiáng)制PWM模式工作。當(dāng)MODE引腳設(shè)置為低電平時(shí)，如果負(fù)載電流高于預(yù)定義閾值，則降壓調(diào)節(jié)器以PWM模式工作；當(dāng)負(fù)載電流降至預(yù)定義閾值以下時(shí)，調(diào)節(jié)器以省電模式(PSM)工作，以便改善輕負(fù)載效率。
為降低輸入電容要求，兩個(gè)降壓器以錯(cuò)相工作。ADP5023 LDO的低靜態(tài)電流、低壓差和寬輸入電壓范圍可延長(zhǎng)便攜式設(shè)備的電池使用時(shí)間。在頻率高達(dá)10 kHz時(shí)，ADP5023 LDO能保持60 dB以上的電源抑制性能，而所需的電壓裕量則很低。
ADP5023中的調(diào)節(jié)器通過專用使能引腳激活?？烧{(diào)版本的默認(rèn)輸出電壓可以在外部設(shè)置，固定電壓版本的默認(rèn)輸出電壓則可在工廠編程設(shè)置；預(yù)設(shè)值范圍廣泛。
應(yīng)用
- 適用于處理器、ASIC、FPGA和RF芯片組的電源
- 便攜式儀器儀表和醫(yī)療設(shè)備
- 空間受限器件
- 主要輸入電壓范圍：2.3 V至5.5 V
- 兩個(gè)800 mA降壓調(diào)節(jié)器和一個(gè)300 mA LDO
- 24引腳4 mm × 4 mm LFCSP封裝
- 穩(wěn)壓器精度： ±1.8%
- 工廠編程設(shè)置或外部可調(diào)的VOUTx
- 3 MHz降壓工作，支持強(qiáng)制PWM模式和自動(dòng)PWM/PSM模式
- BUCK1/BUCK2：輸出電壓范圍為0.8 V至3.8 V
- LDO：輸出電壓范圍0.8 V至5.2 V
- LDO：低輸入電源電壓范圍為1.7 V至5.5 V
- LDO：高PSRR、低輸出噪聲
ADP5360
LTC7817
LTC7818
MAX77714
ADP2450
LTC7815
LT8603
LTC7813
LTC7812
ADP5070
LTC3899
ADP5071
LT3668
LT3667
LT8471
ADP5080
MAX77826
LTC3676
ADP5050
ADP5052
LTC3859AL
