進(jìn)行7次的移位累加運算（不包括最后一次最高位的累加運算）。我們這里的累加，并不是完全仿照原理中示意的方式進(jìn)行移位然后累加，而是先將累加的乘數(shù)左移7位，然后每次累加完右移1位，對應(yīng)7次累加完成后，最低位就回到了運算結(jié)果的最低位，而第8次累加即最高位的累加運算是不進(jìn)行移位的。

被乘數(shù)的相應(yīng)位為1，則進(jìn)行累加并右移1位。

被乘數(shù)的相應(yīng)位為0，則值移位不累加。

第8次累加運算不進(jìn)行移位操作，

被乘數(shù)的相應(yīng)位為1，則進(jìn)行累加但不移位。

被乘數(shù)的相應(yīng)位為0，則值不累加也不移位。

最后一次移位，則拉高ready信號表示運算完成，輸出結(jié)果有效。

仿真驗證???????? 這里的驗證專門編寫了一個小任務(wù)，入口參數(shù)是給ain和bin的賦值，然后使能enable信號，發(fā)起一次運算操作，待ready信號拉高后比對運算結(jié)果yout是否正確，打印結(jié)果，然后撤銷（拉低）enable信號完成當(dāng)前運算。在initial里面，通過256*256次調(diào)用這個小任務(wù)，完成對該乘法器的驗證。`timescale 1 ns/ 1 psmodule mux_vlg_tst();reg [7:0] ain;reg [7:0] bin;reg clk;reg enable;reg rst_n;? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??wire ready;wire [31:0]? yout;reg[8:0] i,j;?????????? ??????????mux i1 (??? .ain(ain),??? .bin(bin),??? .clk(clk),??? .enable(enable),??? .ready(ready),??? .rst_n(rst_n),??? .yout(yout));initial begin????? $display("mux example simulation is running.\n");??? rst_n = 0;???????????????????????????????????????? clk = 0;?????? enable = 0;??? ain = 8'hzz;??? bin = 8'hzz;??? #1000;??? @(posedge clk);??????????????????????????????????????????????????????? rst_n = 1;???? for(i=0;i<256;i=i+1) begin????????????????????????????????????????? （1）??????? for(j=0;j<256;j=j+1) begin????????????????????????????????????? （2）??????????? mux_ab(i,j);??????????????????????????????????????????????? （3）??????? end??? end??? $display("mux example simulation is over.All right.\n");??????????? （4）??? $stop;?????????????????????????????????????????????????????????????end ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??always #10 clk = ~clk; ?task mux_ab;??????????????????????????????????????????????????????????? （5）??? input[7:0] a;??? input[7:0] b;??? begin??????? @(posedge clk); #3;??????? ain = a;?????????????????????????????????????????????????????????????? bin = b;?????????????????????????????????????????????????????????????? enable = 1;???????????????????????????????????????????????????? （6）??????? @(posedge ready);?????????????????????????????????????????????? （7）??????? @(posedge clk); #3;??????? if(a*b == yout) $display("%3d * %3d = %5d, it is right.",a,b,yout);??????????????????????????????????????????????????????????????????????? （8）??????? else begin????????????????????????????????????????????????????? （9）??????????? ?$display("%3d * %3d = %5d, it is wrong.",a,b,yout);??? ??????? $stop;??????? end??????? @(posedge clk); #3;??????? enable = 0;???????????????????????????????????????????????????? （10）??????? ain = 8'hzz;??????? bin = 8'hzz;??? endendtask? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?endmodule

乘數(shù)ain從0到255遞增。

被乘數(shù)bin從0到255遞增，以此完成全便利測試。

調(diào)用乘法運算任務(wù)，輸入?yún)?shù)i和j分別會賦值給ain和bin用于運算。

所有測試成功完成，則最終打印“mux example simulation is over.All right.”的信息，如果測試中出現(xiàn)任何一個錯誤，則測試腳本會停止運行，也就意味著見不到這條語句。

產(chǎn)生一次乘法運算任務(wù)的激勵。輸入?yún)?shù)a和b分別為運算的輸出乘數(shù)和被乘數(shù)。

使能信號拉高，發(fā)起一次乘法運算。

等待ready信號拉高，表示乘法運算完成，輸出結(jié)果有效。

測試模塊輸出的乘法運算結(jié)果正確，打印相關(guān)信息。

測試模塊輸出的乘法運算結(jié)果錯誤，打印錯誤提示并停止測試腳本的運行。

拉低enable信號完成當(dāng)前運算。

如圖2所示，為當(dāng)前測試結(jié)果，我們看到了最后的“mux example simulation is over.All right.”提示信息，表示測試通過。