此前，7月16日至19日，第五屆RISC-V中國峰會在上海張江科學(xué)會堂舉行。

上海立芯軟件科技有限公司的四款核心產(chǎn)品——LeCompiler(數(shù)字設(shè)計全流程平臺)、LePI(電源完整性平臺)、LePV(物理驗證與簽核平臺)及Le3DIC(3D-IC設(shè)計平臺解決方案)一經(jīng)亮相就吸引了眾多行業(yè)客戶與技術(shù)專家駐足交流，充分展現(xiàn)了國產(chǎn)EDA在數(shù)字實現(xiàn)、電源完整性分析簽核以及物理驗證等關(guān)鍵領(lǐng)域的自主創(chuàng)新實力。

LeCompiler數(shù)字實現(xiàn)平臺

專注于從RTL到GDSII全流程，涵蓋邏輯綜合、自動布圖規(guī)劃、布局及物理優(yōu)化、時鐘樹綜合及優(yōu)化、布線及優(yōu)化、ECO等，以統(tǒng)一的數(shù)據(jù)模型構(gòu)建獨特架構(gòu)，著重多步驟的協(xié)同優(yōu)化，以應(yīng)對數(shù)字芯片前沿設(shè)計帶來的PPA挑戰(zhàn)，助力客戶實現(xiàn)其創(chuàng)新性的設(shè)計理念，構(gòu)筑產(chǎn)品的競爭優(yōu)勢。

LePI電源完整性平臺

專為數(shù)字芯片設(shè)計打造的全鏈路電源完整性(PI)簽核平臺，全面支持2D平面設(shè)計與3DIC異構(gòu)堆疊場景，提供從設(shè)計初期到簽核的全周期PI解決方案。采用先進的高性能分布式架構(gòu)，可高效處理含10億級邏輯單元的超大規(guī)模設(shè)計，實現(xiàn)電壓降(IR)及電遷移(EM)驗證的快速迭代收斂，助力客戶突破“設(shè)計-驗證-迭代”的時間瓶頸。

LePV物理驗證平臺

專為數(shù)字和模擬IC設(shè)計物理驗證打造的簽核平臺，全面支持設(shè)計規(guī)則檢查、版圖與原理圖一致性檢查、可制造性設(shè)計以及可靠性驗證檢查等流程，致力于助力客戶在可接受的時間內(nèi)完成全面驗證，確保設(shè)計的準(zhǔn)確性和產(chǎn)品的高質(zhì)量。提供系統(tǒng)級3DIC/Chiplet規(guī)劃分析與物理實現(xiàn)解決方案，打造3DIC/Chiplet規(guī)劃、設(shè)計與分析平臺。

Le3DIC 3D-IC設(shè)計平臺

該平臺集成LeCompiler等工具，亦支持與第三方工具集成，旨在為客戶提供完整的3DIC/Chiplet系統(tǒng)級設(shè)計解決方案。

國產(chǎn)EDA自主化的"硬實力“突破

立芯此次展出的LeCompiler、LePV、LePI與Le3DIC，正是其深耕物理設(shè)計及數(shù)字簽核領(lǐng)域的標(biāo)志性成果。

LeCompiler

基于統(tǒng)一數(shù)據(jù)模型實現(xiàn)RTL-to-GDSII全流程協(xié)同優(yōu)化，在時序、功耗、面積(PPA)優(yōu)化上達到業(yè)界先進水平。其自動布圖規(guī)劃功能將傳統(tǒng)數(shù)周的設(shè)計迭代壓縮至數(shù)天，顯著提升了效率。

LePV

作為物理驗證與簽核平臺，支持先進工藝節(jié)點的復(fù)雜設(shè)計規(guī)則檢查(DRC)、版圖與原理圖一致性驗證(LVS)、可制造性設(shè)計(DFM)和可編程電氣規(guī)則檢查(PERC)，通過國內(nèi)頭部芯片設(shè)計公司的驗證，成為保障芯片設(shè)計可靠性的“最后一道防線”。

LePl

聚焦全方位EM/IR等分析，憑借獨特架構(gòu)實現(xiàn)上億單元規(guī)模設(shè)計的高效處理。在客戶大批量設(shè)計中覆蓋成熟工藝和先進工藝節(jié)點，以突破性的電源完整性技術(shù)成為支撐先進設(shè)計可靠性的關(guān)鍵力量。

Le3DIC

立芯推出的3D-IC設(shè)計解決方案，可支持2D/2.5D/3D全流程設(shè)計，實現(xiàn)封裝規(guī)劃與芯片設(shè)計的無縫銜接，助力客戶應(yīng)對Chiplet架構(gòu)下的系統(tǒng)級驗證挑戰(zhàn)，為RISC-V芯片在高性能計算、AI加速等場景的落地提供了關(guān)鍵支撐。

積極融入RISC-V生態(tài)

作為RISC-V生態(tài)的重要參與者，立芯的技術(shù)布局與峰會”開放、協(xié)同、落地”的主題高度契合。在全面覆蓋通用設(shè)計全流程需求外，立芯也針對RISC-V架構(gòu)的技術(shù)特性積極探索—針對其模塊化架構(gòu)、指令集可擴展以及異構(gòu)集成需求提供專項支持和優(yōu)化能力。努力為RISC-V芯片的設(shè)計以及量產(chǎn)落地提供更精準(zhǔn)的優(yōu)化支撐。

3D-IC設(shè)計解決方案與RISC-V的模塊化特性天然適配。通過2.5D封裝與硅通孔(TSV)優(yōu)化，可將RISC-V處理器核與A加速器、高速接口等異構(gòu)模塊集成，形成高性能計算集群，滿足數(shù)據(jù)中心、智能汽車等場景算力需求。

希望以這種"開放架構(gòu)+國產(chǎn)工具"的組合，推動RISC-V架構(gòu)在更多的應(yīng)用領(lǐng)域滲透落地!

客戶驗證與行業(yè)認(rèn)可

展會期間，立芯展位吸引了半導(dǎo)體設(shè)計公司以及產(chǎn)業(yè)鏈其他上下游公司的廣泛關(guān)注。多家芯片企業(yè)與立芯技術(shù)團隊深入探討了先進工藝節(jié)點物理設(shè)計所面臨的挑戰(zhàn)以及國產(chǎn)工具替代方案。

“我們不僅要提供工具，更要成為客戶創(chuàng)新的伙伴?！傲⑿鞠嚓P(guān)負(fù)責(zé)人表示，“通過深度參與RISC-V生態(tài)建設(shè)，立芯希望與產(chǎn)業(yè)鏈各方共同打破技術(shù)壁壘，讓國產(chǎn)EDA真正成為支撐中國芯片產(chǎn)業(yè)自主可控的基石。