AMD明年Zen5 APU性能確切，Strix Halo APU將應用多芯粒
據(jù)4月26日網(wǎng)友Izzukias分享的一份114頁AMD官方文件確認，將于明年發(fā)布的Zen 5 APU具有強大性能，Strix Halo APU將運用多芯粒（Chiplet）設計，其內嵌的40個CU（即20xWGP）超越了現(xiàn)今主流獨立顯卡。
文件進一步夯實之前的曝料，AMD Zen 5 APU將包含常規(guī)版Strix Point和增強型“大杯”Strix Halo兩款產(chǎn)品。
Strix Point
常規(guī)版Strix Point將保持單芯片設計，但核心數(shù)量從8核16線程的Zen 4提升至12核24線程的Zen 5，核顯部分由12個RDNA 3.1 CU增至16個RDNA 3.5 CU，NPU運算能力提高至50 TOPS，功耗范圍在45W~65W之間。
“大杯”Strix Halo
Strix Halo APU則更加強勁，采用多芯粒設計，搭載兩個8核心Zen 5芯片，共計16核32線程，同時配備40個RDNA 3.5 CU核顯，相較之下，AMD RX 7600 XT獨顯僅有32個CU。
廠家表示，Strix Halo的GPU性能堪比RTX 4060 Laptop，NPU運算能力最高可達60 TOPS。Strix Halo APU的官方TDP設定為70W，但廠家可根據(jù)設備散熱設計進行調整，最大可達130W以上。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
芯片
+關注
關注
462文章
53353瀏覽量
456628 -
amd
+關注
關注
25文章
5636瀏覽量
138795 -
線程
+關注
關注
0文章
508瀏覽量
20723
發(fā)布評論請先 登錄
相關推薦
熱點推薦
面向芯粒設計的最佳實踐
半導體領域正經(jīng)歷快速變革，尤其是在人工智能（AI）爆發(fā)式增長、對更高處理性能及能效需求持續(xù)攀升的背景下。傳統(tǒng)的片上系統(tǒng)（SoC）設計方案在尺寸與成本方面逐漸觸及瓶頸。此時，Multi-Die設計應運而生，將SoC拆分為多個稱為芯
借助Arm芯粒技術構建計算未來
在我們近期與業(yè)界伙伴的多次交流中，明顯發(fā)現(xiàn)芯粒時代的大幕已徐徐拉開，行業(yè)已經(jīng)不再抱存對芯粒的質疑態(tài)度，而是正在合作解決如何借助芯
芯粒技術的專利保護挑戰(zhàn)與應對策略
本文由TechSugar編譯自SemiWiki在半導體行業(yè)中，許多產(chǎn)品由獨立制造和分銷的組件組裝而成，這一特點為商業(yè)專利保護帶來了特殊考量。而芯粒（Chiplet）的出現(xiàn)，則打破了這種傳統(tǒng)模式，它所
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導體芯片產(chǎn)業(yè)的前沿技術
MI300，是AMD首款數(shù)據(jù)中心HPC級的APU
③英特爾數(shù)據(jù)中心GPU Max系列
3）新粒技術的主要使用場景
4）IP即芯粒
IP即
發(fā)表于 09-15 14:50
技術資訊 I 基于芯粒(小晶片)的架構掀起汽車設計革命
的通信能力的支持，以提升車輛性能、舒適性和安全性。芯片行業(yè)的關鍵進展之一是芯粒(小晶片)技術的橫空出世。芯粒(小晶片)具有靈活、可擴展且經(jīng)濟
微電子所在芯粒集成電遷移EDA工具研究方向取得重要進展
隨著高性能人工智能算法的快速發(fā)展，芯粒（Chiplet）集成系統(tǒng)憑借其滿足海量數(shù)據(jù)傳輸需求的能力，已成為極具前景的技術方案。該技術能夠提供高速互連和大帶寬，減少跨封裝互連，具備低成本、高性能
從Ascend 910D看芯粒創(chuàng)新，半導體行業(yè)將迎重大變局
性能的提升。在此背景下，無論是深耕行業(yè)多年的老牌企業(yè)，還是新入局的創(chuàng)新力量，都積極推出基于先進封裝理念的產(chǎn)品與方案，以此作為提升計算能力的關鍵路徑。 ? 今年 6月 華為 憑借Ascend?910D這款基于芯粒的AI處理器設計引
江波龍企業(yè)級DDR5 RDIMM率先完成AMD Threadripper PRO 9000WX系列兼容性認證
2025年7月23日，AMD（超威半導體）正式發(fā)布了基于全新Zen5架構的銳龍線程撕裂者Threadripper9000系列處理器，包括面向專業(yè)工作站的撕裂者
TI芯品CC2745P10-Q1具有1MB閃存、HSM、APU、CAN-FD 和 +20dBm 的汽車級SimpleLink? 低功耗 Bluetooth6.0無線MCU
TI芯品CC2745P10-Q1具有1MB閃存、HSM、APU、CAN-FD 和 +20dBm 的汽車級SimpleLink? 低功耗 Bluetooth6.0無線MCU
芯科科技助力Kwikset開發(fā)新一代Halo Select智能門鎖產(chǎn)品
Silicon Labs (芯科科技)的Wi-Fi SoC在提供Wi-Fi和雙模藍牙5等多協(xié)議支持的同時，更實現(xiàn)了超低功耗的運行。近期，我們?yōu)镵wikset公司提供了超低功耗Wi-Fi與雙模藍牙
多芯光纖MCF(Multicore Fiber)互聯(lián)
(Single-more Fiber, SMF)受非線性香農極限的影響，傳輸容量將達到上限，以多芯光纖（Multi-core Fiber, MCF）為代表的空分復用(Spatial Division
發(fā)表于 04-01 11:33
Arm正式發(fā)布芯粒系統(tǒng)架構首個公開規(guī)范
半導體行業(yè)的熱門話題，其在提升芯片性能、降低功耗以及增強系統(tǒng)靈活性方面展現(xiàn)出巨大潛力。然而，隨著芯粒技術的快速發(fā)展，行業(yè)碎片化問題也日益凸顯。為了解決這一難題，Arm積極推出CSA公開規(guī)范，以統(tǒng)一的標準引領
Arm發(fā)布芯粒系統(tǒng)架構首個公開規(guī)范
，推動芯片技術的協(xié)同發(fā)展。 據(jù)悉，芯粒系統(tǒng)架構(CSA)是Arm針對當前芯片設計領域面臨的多項挑戰(zhàn)而提出的一種創(chuàng)新解決方案。通過引入標準化的芯粒設計，CSA旨在提升芯片的
發(fā)現(xiàn)基于Zen 5架構的AMD Threadripper “Shimada Peak” 96核和16核CPU
Strix Point 移動 CPU 以及 EPYC 系列。 基于 AMD Threadripper Zen 5 的芯片即將推出 SP6 插槽，但截至目前，關于其規(guī)格和正式發(fā)布日期尚
AMD即將推出的 Hawk Point Refresh“Ryzen 200”APU 將應對 Intel 的 Raptor Lake Refresh “Core 200”CPU
AMD 即將推出的 Hawk Point Refresh“Ryzen 200”APU 將應對 Intel 的 Raptor Lake Refresh “Core 200”CPU Team Red
工商網(wǎng)監(jiān)
評論