在最近的IEDM大會(huì)上，英特爾表示，已將 CMOS 硅晶體管與氮化鎵 (GaN) 功率晶體管集成，用于高度集成的48V設(shè)備。

具有集成驅(qū)動(dòng)器的 GaN 器件由 Cambridge GaN Devices、EPC 和 Navitas 以及英飛凌領(lǐng)導(dǎo)的歐洲重大研究項(xiàng)目開發(fā)。

Components Research 芯片中尺度工藝開發(fā)總監(jiān) Paul Fisher 表示：“英特爾是唯一一家專注于 48V 及以下電壓下 GaN 效率利用的公司?！?/p>

“去年，我們展示了具有業(yè)界最佳品質(zhì)因數(shù)的 GaN 晶體管，增益比 LDMOS 或 e-mode GaN HEMT 等硅器件高出 20 倍。這對(duì)我們來說是一個(gè)真正的突破，我們正在通過在 300mm 硅片上使用 Gan 和 CMOS 的大規(guī)模 3D 單片工藝，更進(jìn)一步地邁出這一一步?！庇⑻貭柺紫?a target="_blank">工程師 Han Wui 說道。該論文將于本周在美國舉行的 IEDM 2023 會(huì)議上發(fā)表。

“不僅如此，我們還為第一個(gè)集成 CMOS 驅(qū)動(dòng)器提供了 DR 驅(qū)動(dòng)器 GaN，并在同一個(gè)芯片上單片集成了 GaN 電源開關(guān)，”他說。

英特爾于 2004 年推出首款 DR MOS，并成為同時(shí)向 PC 和數(shù)據(jù)中心服務(wù)器供電的行業(yè)標(biāo)準(zhǔn)。驅(qū)動(dòng)器和電源集成使用硅晶體管提供了具有低寄生效應(yīng)的高密度解決方案。

Wui 表示：“我們的工作表明，可以將硅 PMOS 晶體管與 GaN 晶體管結(jié)合起來，并具有高品質(zhì)因數(shù)，以跟上功率密度的增長(zhǎng)步伐?！?/p>

“GaN 器件對(duì)于 n 溝道來說是一種很棒的器件，但作為一種補(bǔ)充技術(shù)，在使用空穴承載電流方面將面臨 p 模式的挑戰(zhàn)，因?yàn)樗鼈兊倪w移率非常低，而這正是硅 p 溝道的用武之地，”他說?！拔覀兊?DR GAN 具有一個(gè)GaN N 溝道和一個(gè)硅 p 溝道器件，具有高遷移率以及柵極氧化物和觸點(diǎn)。”

在 300 mm 硅片上堆疊 GaN 和硅晶體管

2020年時(shí)候，英特爾高管曾發(fā)文表示，向 5G 及更高技術(shù)的過渡預(yù)計(jì)將推動(dòng)聯(lián)網(wǎng)移動(dòng)設(shè)備數(shù)量呈指數(shù)級(jí)增長(zhǎng)。為它們供電的集成電路需要以更小的外形尺寸提供更高的能效。因此，對(duì)功能更強(qiáng)大的晶體管以及在微芯片上集成越來越多的組件的需求很大。

滿足這些要求絕非易事，因?yàn)楫?dāng)今的晶體管技術(shù)都無法滿足與電力傳輸和射頻前端設(shè)計(jì)相關(guān)的多樣化需求。由于這個(gè)問題，電路設(shè)計(jì)人員正在組合許多不同的、獨(dú)立的芯片。這不太好，因?yàn)樗鼤?huì)導(dǎo)致封裝體積龐大。

為了解決這個(gè)問題，英特爾位于俄勒岡州技術(shù)開發(fā)小組的英特爾組件研究部門的團(tuán)隊(duì)開發(fā)了第一個(gè)單片、三維 GaN 和硅晶體管堆疊技術(shù)。它提供一流的性能和效率，同時(shí)允許將多種功能集成在單個(gè)芯片上。

將硅和氮化鎵結(jié)合起來是一個(gè)有吸引力的提議。硅是當(dāng)今電力電子和射頻開關(guān)的主力，但它難以提供高頻、高功率性能，因此對(duì)于射頻功率放大來說它不是一個(gè)好的選擇（見圖 1）。對(duì)于該特定任務(wù)，GaAs HBT、GaAs HEMT 和 GaN HEMT 是領(lǐng)先者。然而，這些技術(shù)并不是制造高效電力電子器件的理想選擇：耗盡型 GaAs HEMT 和 GaN HEMT 因其始終開啟的特性而不受青睞；GaAs HBT 不適合，它是電流驅(qū)動(dòng)而不是場(chǎng)驅(qū)動(dòng)。

幸運(yùn)的是，有一種在各方面都表現(xiàn)出色的晶體管：增強(qiáng)型（e 模式）GaN 晶體管。最近，我們已經(jīng)證明，當(dāng)此類器件配備高 K 介電金屬柵極技術(shù)時(shí)，它可以在功率傳輸和射頻前端功能方面提供一流的性能。在此成功的基礎(chǔ)上，我們使用三維單片集成將 GaN 功率和 RF 晶體管技術(shù)與 300 mm 硅基板上的硅 PMOS 結(jié)合起來。因此，所有功能都可以集成在單個(gè)芯片上，從而首次形成片上系統(tǒng)。

我們的努力取得的成功之一是在 300 mm 硅 晶圓上制造了第一批高性能 GaN 晶體管（見圖 2）。我們采用與領(lǐng)先 CMOS 晶圓廠兼容的 300 毫米工藝技術(shù)制造這些晶體管。

另一項(xiàng)成就是英特爾使用了基于層傳輸?shù)娜S單片集成新技術(shù)。通過這種方法，英特爾在 GaN NMOS 晶體管之上堆疊硅 PMOS 晶體管以實(shí)現(xiàn) CMOS 功能，從而開辟了新天地。這項(xiàng)新技術(shù)顯著擴(kuò)展了可在高效、微型片上系統(tǒng)中實(shí)施和集成的解決方案范圍。

使用英特爾領(lǐng)先的 CMOS 工廠之一在 300 mm 硅片上加工 GaN 晶體管可以獲得額外的回報(bào)——為所有最新工藝創(chuàng)新打開了大門。它們包括高κ技術(shù)、三維層轉(zhuǎn)移、化學(xué)機(jī)械拋光、光刻技術(shù)和銅互連。此外，我們還受益于更便宜的 300 mm 硅基板和大批量生產(chǎn)帶來的成本顯著降低。

由于缺乏原生襯底，幾乎所有的GaN都生長(zhǎng)在異質(zhì)襯底上，例如藍(lán)寶石、SiC和硅。最流行的平臺(tái)是相對(duì)昂貴的3英寸和4英寸SiC，以及4英寸、6英寸和8英寸硅。相比之下，英特爾使用經(jīng)濟(jì)高效的 300 mm 硅 基板（見圖 3）。在此平臺(tái)上，英特爾將 GaN 與 300 mm 晶圓廠中最先進(jìn)的高 K 介電金屬柵極技術(shù)結(jié)合起來。這使得增強(qiáng)模式操作和柵極堆疊縮放成為可能，并最終實(shí)現(xiàn)高性能和低泄漏，這是提高效率的關(guān)鍵。請(qǐng)注意，泄漏的減少非常顯著——它比肖特基柵極 GaN HEMT 好超過四個(gè)數(shù)量級(jí)（見圖 4）。

增強(qiáng)型 GaN 晶體管技術(shù)的另一個(gè)優(yōu)點(diǎn)是它簡(jiǎn)化了電路架構(gòu)。由于增強(qiáng)型晶體管是常關(guān)型的，因此不需要負(fù)電源。相反，該設(shè)備可以直接由電池驅(qū)動(dòng)，從而節(jié)省了微芯片上寶貴的空間。

對(duì) 300 mm 硅片上的高 K 介電增強(qiáng)模式 GaN NMOS 晶體管進(jìn)行的測(cè)量顯示出出色的電氣特性以及一流的功率傳輸和射頻性能。該器件具有低漏極泄漏、高驅(qū)動(dòng)漏極電流、低拐點(diǎn)電壓和低導(dǎo)通電阻。這些特性表明，高 K 電介質(zhì)技術(shù)使 GaN 晶體管能夠?qū)⒌吐╇娕c卓越性能結(jié)合起來，其功率傳輸性能比行業(yè)標(biāo)準(zhǔn)硅晶體管好約四倍（見圖 5）。

英特爾的設(shè)備還提供出色的射頻性能。這些高 K GaN NMOS 晶體管在 1 GHz 至 30 GHz 的寬頻率范圍內(nèi)的功率附加效率顯著優(yōu)于基于 GaAs 和硅/SOI 晶體管的晶體管（見圖 6）。由于具有出色的拐點(diǎn)電壓和導(dǎo)通電阻，可以在低至 1V 的漏極電壓下實(shí)現(xiàn)高效的功率放大器 (PA) 操作（見圖 7）。

該值遠(yuǎn)低于典型 GaAs HBT 的最小截止電源電壓，凸顯了高 K GaN NMOS 晶體管顯著延長(zhǎng)電池壽命的潛力，同時(shí)使用包絡(luò)跟蹤 RF PA 架構(gòu)提供無與倫比的效率。高κ GaN NMOS 晶體管還可用作出色的射頻開關(guān)和低噪聲放大器。例如，它們的開關(guān)具有出色的品質(zhì)因數(shù)，導(dǎo)通電阻和關(guān)斷電容的乘積僅為 110 fs。5 GHz 時(shí)的最小噪聲系數(shù)僅為 0.4 dB，28 GHz 時(shí)的最小噪聲系數(shù)僅為 1.36 dB（見圖 8）。

功率放大器、低噪聲放大器、射頻開關(guān)和功率晶體管的出色性能相結(jié)合，使增強(qiáng)型高κ GaN NMOS 晶體管技術(shù)能夠提高射頻前端和功率傳輸?shù)男屎托阅芟到y(tǒng)超越了當(dāng)今 GaAs 和硅技術(shù)的能力。但這還不是全部——通過采用高κ GaN NMOS 晶體管技術(shù)，英特爾在單個(gè)芯片上實(shí)現(xiàn)了多種功能的緊湊集成，從而節(jié)省了空間并實(shí)現(xiàn)了無與倫比的小外形尺寸。

當(dāng)今市場(chǎng)的一個(gè)賣點(diǎn)是 CMOS 模擬和數(shù)字邏輯/控制功能以及 CMOS 存儲(chǔ)器的緊密片上集成。這些類型的 CMOS 芯片目前是作為獨(dú)立單元構(gòu)建的，但隨著功能和復(fù)雜性的增加，將需要單片系統(tǒng)級(jí)芯片解決方案來提供更高的效率、更低的成本和更高的集成密度（見圖 9）。

然而，由于 GaN 的空穴遷移率較低，且難以實(shí)現(xiàn)高p 型摻雜在該材料中。好消息是，英特爾的團(tuán)隊(duì)與康奈爾大學(xué)和麻省理工學(xué)院的研究小組之間的合作取得進(jìn)展。這項(xiàng)工作希望實(shí)現(xiàn) GaN PMOS 寬帶隙、高電壓運(yùn)行的承諾。雖然這項(xiàng)工作還處于起步階段，但希望標(biāo)準(zhǔn)高 K 金屬柵極硅 PMOS 能夠介入，為 GaN NMOS 提供出色的互補(bǔ) p 溝道技術(shù)，因?yàn)樗哂懈呖昭ㄟw移率并有可能實(shí)現(xiàn)非常高的源極-漏極接觸的摻雜。

為了將多種不同的半導(dǎo)體材料單片集成在單個(gè)硅基板上，英特爾轉(zhuǎn)向了層轉(zhuǎn)移技術(shù)。這使其能夠?qū)⒐?PMOS 晶體管單片堆疊在 GaN NMOS 晶體管之上。利用這種形式的三維單片集成有很多優(yōu)點(diǎn)，因?yàn)樗试S單獨(dú)構(gòu)建和優(yōu)化每種組成的晶體管技術(shù)，以提供最佳的性能和成本。

英特爾通過將標(biāo)準(zhǔn) 300 mm 晶體硅供體晶圓氧化物熔合到完整的 300 mm 硅基 GaN 晶圓來開始三維層轉(zhuǎn)移工藝。此后，英特爾移除體供體晶圓并制造硅 PMOS 晶體管（見圖 10）。通過將 finfet 對(duì)準(zhǔn)可提高空穴遷移率的方向來確保高性能硅 PMOS。這是通過將側(cè)壁上的晶體管溝道定向?yàn)樘囟ň婧洼d流方向來實(shí)現(xiàn)的（見圖 11）。

據(jù)英特爾所說，這樣的方法有很大的自由度。硅 PMOS 晶體管的設(shè)計(jì)和架構(gòu)可以獨(dú)立于底部 GaN 晶體管的選擇。例如，通過為硅 PMOS 選擇適當(dāng)?shù)臏系婪较蚝蜑?GaN NMOS 選擇適當(dāng)?shù)臏系篱L(zhǎng)度，可以使兩個(gè)溝道的驅(qū)動(dòng)電流和斷態(tài)泄漏相匹配（見圖 12）。

英特爾的 GaN NMOS 和硅 PMOS 晶體管的單片三維堆疊提供了一種強(qiáng)大的方法，可以在同一晶圓上集成兩種不同的一流半導(dǎo)體技術(shù)，并提供最佳性能、更高的密度和更強(qiáng)大的功能。

這項(xiàng)技術(shù)具有巨大的前景，因?yàn)樗梢詫?shí)現(xiàn)具有改變游戲規(guī)則功能的全新產(chǎn)品類別。許多令人興奮的機(jī)遇擺在面前，包括高效、高性能射頻和電力傳輸與標(biāo)準(zhǔn)硅基處理器的全面集成。這種技術(shù)有潛力滿足 5G 及更高版本的下一代移動(dòng)設(shè)備、數(shù)據(jù)基礎(chǔ)設(shè)施和通信網(wǎng)絡(luò)的需求。

由于其寬帶隙，與 GaAs 和硅相比，GaN 具有遠(yuǎn)遠(yuǎn)優(yōu)越的 Johnson 和 Baliga 品質(zhì)因數(shù)（見表 1）。這些優(yōu)點(diǎn)使 GaN 能夠在高頻和高功率下工作。

GaN 的另一個(gè)優(yōu)勢(shì)源于與該系列材料相關(guān)的自發(fā)極化效應(yīng)和壓電極化效應(yīng)。因此，在GaN和相關(guān)三元合金界面處的GaN溝道中產(chǎn)生二維電子氣，而不需要雜質(zhì)摻雜。

由于電子有效質(zhì)量低且不存在雜質(zhì)散射，所得的 GaN 異質(zhì)結(jié)構(gòu)具有高載流子濃度和高電子遷移率。

GaN 的另一個(gè)優(yōu)點(diǎn)是，由于其寬帶隙，它的臨界擊穿場(chǎng)至少是 GaAs 和硅的十倍。這使得 GaN 晶體管可以縮小到更小的長(zhǎng)度，從而獲得更高的性能。例如，對(duì)于由鋰離子電池提供的3.7V電源電壓，GaN晶體管可以更短、具有更低的電阻并提供更高的驅(qū)動(dòng)電流。諸如此類的優(yōu)勢(shì)使 GaN 成為當(dāng)今生產(chǎn)中功率和射頻性能最佳的半導(dǎo)體技術(shù)。

審核編輯：劉清