CMOS集成電路的基礎(chǔ)工藝之一就是雙阱工藝，它包括兩個區(qū)域，即n-MOS和p-MOS 有源區(qū)，分別對應(yīng)p阱和N阱，如圖所示。在進(jìn)行阱注入時，產(chǎn)業(yè)內(nèi)的主流技術(shù)多數(shù)采用倒摻雜技術(shù)來調(diào)節(jié)晶體管的電學(xué)特性，即首先采用高能量、大劑量的離子注入，注入的深度約為 1um，注入?yún)^(qū)域與阱相同，隨后通過大幅降低注入能量及劑量，控制注入深度和摻雜剖面。阱的注入摻雜不僅可以調(diào)節(jié)晶體管的閾值電壓，也可以解決CMOS 電路常見的一些問題，如閂鎖效應(yīng)和其他可靠性問題。

雙阱 CMOS 工藝是當(dāng)前集成電路的標(biāo)準(zhǔn)工藝之一，它最初是在 n-MOS工藝和 p-MOS 工藝的基礎(chǔ)上發(fā)展起來的。早期的雙阱 CMOS 工藝沒有高能量大劑量的注入，只是用中能量和中劑量離子注入n阱和p阱的區(qū)域，然后熱退火形成獨立的n阱和p阱。隨著離子注入技術(shù)的發(fā)展，高能量大劑量的注入不再成為離子注入的難題，并且高能量大劑量的注入形成的倒置阱效果很明顯，所以才逐步形成現(xiàn)在的標(biāo)準(zhǔn)雙阱工藝。雙阱工藝常見的基本制造步驟是先制作n阱，包括犧牲氧化層生長，n阱區(qū)域光刻，n阱注入，然后退火；p阱的形成與其類似。確定雙阱工藝的基本條件是確保器件電學(xué)特性滿足要求，包括阱之間的擊穿電壓、有效的電學(xué)隔離、避免閂鎖效應(yīng)、合適的閾值電壓等。另外，襯底材料的摻雜情況也對阱的形成條件有很大影響。

審核編輯 ：李倩