中國上?!?022年7月7日——一站式定制芯片及IP供應商——燦芯半導體日前宣布推出用于高速DDR物理層中的Zero-Latency (零延遲)和True-Adaptive(真自適應)兩項技術。這兩項技術已經開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進行部署,將為客戶帶來更高效、更穩(wěn)定的全新體驗。
Zero-Latency (零延遲) 技術在讀數據通路上,采用了兩種可選的、獨特的采樣方式進行數據轉換,而不像其他DDR物理層供貨商采用FIFO進行跨時鐘域轉換,此技術將延遲降低到最小,節(jié)省了硅面積。
True-Adaptive (真自適應)技術始終對芯片內的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數據/讀數據選通信號的延遲偏差進行跟蹤,選擇適當的時機進行補償。采用這個技術后,用戶只需上電后進行一次訓練,之后即讓物理層自行跟蹤補償,可完全避免重新訓練帶來的帶寬損失。
燦芯半導體工程副總裁劉亞東表示:“燦芯半導體深耕DDR物理層技術多年,一直致力于創(chuàng)新架構革新,采用基于這些技術的物理層IP的客戶正不斷增加,未來燦芯半導體也將致力于更好地滿足客戶需求,為客戶帶來更高的價值。”
審核編輯 :李倩
-
半導體
+關注
關注
336文章
29752瀏覽量
255391 -
DDR
+關注
關注
11文章
743瀏覽量
68418 -
燦芯半導體
+關注
關注
0文章
68瀏覽量
13142
原文標題:燦芯半導體推出兩項創(chuàng)新技術用于DDR物理層
文章出處:【微信號:BriteSemi,微信公眾號:燦芯半導體BriteSemi】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
佑駕創(chuàng)新斬獲行業(yè)兩項榮譽
燦芯半導體2025灣芯展圓滿落幕
燦芯半導體亮相IP-SoC Days 2025
【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產業(yè)的前沿技術
智原科技推出DDR/LPDDR通用物理層IP解決方案
歐菲光兩項創(chuàng)新技術通過國家發(fā)明專利授權
東芝推出兩項創(chuàng)新技術提升碳化硅功率器件性能
蘇州芯矽科技:半導體清洗機的堅實力量
中微公司在TechInsights 2025半導體供應商獎項調查中榮獲兩項第一
燦芯半導體推出DDR3/4和LPDDR3/4 Combo IP
砥礪創(chuàng)新 芯耀未來——武漢芯源半導體榮膺21ic電子網2024年度“創(chuàng)新驅動獎”
燦芯半導體ICCAD 2024精彩回顧
國星半導體兩項產品榮獲“2024年廣東省名優(yōu)高新技術產品”
芯馳科技斬獲“創(chuàng)客北京2024”創(chuàng)新創(chuàng)業(yè)大賽兩項大獎
CAN XL物理層揭秘(下):物理層組合與兼容性

燦芯半導體推出用于高速DDR物理層中的兩項創(chuàng)新技術
評論